FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路，產(chǎn)生的單脈沖脈寬和相位都不能與時(shí)鐘同步，只能用在要求不嚴(yán)格的場(chǎng)合。筆者目前從事的課題中需要一個(gè)與時(shí)鐘周期等寬，相位與時(shí)鐘周期相同的鍵控單脈沖發(fā)生器。鍵控單脈沖發(fā)生器需要按鍵產(chǎn)生單脈沖，但大多數(shù)帶有FPGA芯片的開發(fā)板提供的是高頻時(shí)鐘脈沖，按鍵時(shí)會(huì)存在抖動(dòng)問題。為此筆者專門設(shè)計(jì)了按鍵消抖電路消除抖動(dòng)，為產(chǎn)生單脈沖提供穩(wěn)定的按鍵信號(hào)。

1 按鍵消抖電路原理
為了使按鍵消抖電路模塊簡(jiǎn)潔，移植性好，在此用計(jì)數(shù)器的方式實(shí)現(xiàn)按鍵消抖的功能。
計(jì)數(shù)器模值n根據(jù)抖動(dòng)信號(hào)的脈沖寬度和采樣脈沖信號(hào)CLK的周期大小決定。計(jì)數(shù)模值n=延時(shí)／脈沖信號(hào)采樣周期。一般按鍵抖動(dòng)時(shí)間為5～10 ms，甚至更長(zhǎng)。筆者用的開發(fā)板提供的系統(tǒng)時(shí)鐘為24 MHz，按公式計(jì)算，當(dāng)計(jì)數(shù)器模值取20位，計(jì)數(shù)到219即h8 0000時(shí)，大約延時(shí)22 ms。計(jì)數(shù)期間認(rèn)為是按鍵的抖動(dòng)信號(hào)，不做采樣；計(jì)數(shù)器停止計(jì)數(shù)，認(rèn)為采樣信號(hào)為穩(wěn)定按鍵信號(hào)。這樣就可以把按鍵時(shí)間小于22 ms的抖動(dòng)信號(hào)濾掉。
引入一個(gè)采樣脈沖信號(hào)CLK，并輸入按鍵信號(hào)KEY。KEY輸入低電平，計(jì)數(shù)器開始做加法計(jì)數(shù)，當(dāng)計(jì)數(shù)到h8 0000即計(jì)數(shù)器中最高位Q19為1，計(jì)數(shù)器停止計(jì)數(shù)，輸出Q19，作為按鍵的穩(wěn)定輸出，計(jì)數(shù)期間Q19輸出為0；KEY輸入高電平，計(jì)數(shù)器清零，Q19輸出為0。所以該電路需按鍵22 ms才會(huì)得到有效信號(hào)。

2 鍵控單脈沖發(fā)生器電路原理
鍵控單脈沖發(fā)生器利用上述電路解決按鍵消抖問題，得到穩(wěn)定的信號(hào)。用兩個(gè)D觸發(fā)器和一個(gè)與門產(chǎn)生單脈沖，如圖1所示。

D觸發(fā)器U2A收到穩(wěn)定信號(hào)D1=1后被觸發(fā)。觸發(fā)器U2A中的Q1端得到與CLK同步的正向脈沖。輸出Q1到D觸發(fā)器U3A，得到比Q1延遲一個(gè)時(shí)鐘周期的的正向脈沖，將Q2端輸出取反得到一個(gè)負(fù)向脈沖。Q1與Qn2的輸出作為一個(gè)與門的輸入，會(huì)輸出一個(gè)脈寬是原時(shí)鐘周期2倍的單脈沖。
為了使得出的單脈沖脈寬與時(shí)鐘周期相等，相位與時(shí)鐘周期相同，對(duì)圖1中電路設(shè)計(jì)做了改進(jìn)，如圖2所示。