基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

可編程特點(diǎn)有助復(fù)雜電路設(shè)計(jì)

FPGA能進(jìn)行無(wú)限次的重復(fù)編程。因此能夠在相同的器件上進(jìn)行修改和卸載已經(jīng)完成好的設(shè)計(jì)。在一個(gè)FPGA 芯片上的基本部件數(shù)量增加了很多,這使得在FPGA上實(shí)現(xiàn)非常復(fù)雜的電子電路設(shè)計(jì)變成比較現(xiàn)實(shí)。由于采用FPGA的EDA技術(shù)所產(chǎn)生的性?xún)r(jià)比更高一些,從而使得最近有多家公司開(kāi)始采用這項(xiàng)技術(shù),并且這種增長(zhǎng)趨勢(shì)仍舊在繼續(xù)。
FPGA中的邏輯塊是CLB,邏輯塊是指PLD (Programmable Logic Device)芯片中按結(jié)構(gòu)劃分的功能模塊,它有相對(duì)獨(dú)立的組合邏輯單元,塊間靠互連系統(tǒng)聯(lián)系。FPGA的邏輯塊粒度小,輸入變量為4～8,輸出變量為 1～2,每塊芯片中有幾十到上千個(gè)這樣的單元,使用時(shí)非常靈活。FPGA內(nèi)部互連結(jié)構(gòu)是靠可編程互聯(lián)P I實(shí)現(xiàn)邏輯塊之間的聯(lián)接。它的互聯(lián)是分布式的,它的延時(shí)與系統(tǒng)布局有關(guān),不同的布局,互聯(lián)延時(shí)不同。根據(jù)FPGA的不同類(lèi)型,可采用開(kāi)關(guān)矩陣或反熔線(xiàn)絲技術(shù)將金屬線(xiàn)斷的端點(diǎn)連接起來(lái),從而使信號(hào)可以交換于任意兩邏輯單元之間。
采用FPGA技術(shù)集成設(shè)計(jì)數(shù)字電路產(chǎn)品最大的特點(diǎn)就是可以使設(shè)計(jì)和實(shí)現(xiàn)相統(tǒng)一,無(wú)須前期風(fēng)險(xiǎn)投資,而且設(shè)計(jì)實(shí)現(xiàn)均在實(shí)驗(yàn)室的EDA開(kāi)發(fā)系統(tǒng)上進(jìn)行,周期很短,大大有利于現(xiàn)代產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)需求,所以,FPGA的應(yīng)用設(shè)計(jì), 特別適應(yīng)于電子新產(chǎn)品的小批量開(kāi)發(fā),科研項(xiàng)目的樣機(jī)試制以及ASIC產(chǎn)品設(shè)計(jì)的驗(yàn)證,能夠進(jìn)行現(xiàn)場(chǎng)設(shè)計(jì)實(shí)現(xiàn)、現(xiàn)場(chǎng)仿真及現(xiàn)場(chǎng)修改。由此,受到電子產(chǎn)品設(shè)計(jì)工程師的廣泛推崇和歡迎。

FPGA的應(yīng)用領(lǐng)域

FPGA所具有的無(wú)限次可重復(fù)編程能力,靈活的體系結(jié)構(gòu),豐富的觸發(fā)器及布線(xiàn)資源等一系列的特點(diǎn)使得它可以滿(mǎn)足電子產(chǎn)品設(shè)計(jì)的多種需求。FPGA的應(yīng)用領(lǐng)域主要集中在替換通用邏輯和復(fù)雜邏輯、重復(fù)編程使用、板極設(shè)計(jì)集成、高速計(jì)數(shù)器、加減法器、累加器和比較器的實(shí)現(xiàn)、總線(xiàn)接口邏輯等方面。
應(yīng)用和開(kāi)發(fā)FPGA必須對(duì)器件的性能有一個(gè)全面了解,例如對(duì)器件的容量、速度、功耗,接口要求和引腳數(shù)目等進(jìn)行綜合考慮,同時(shí)還要注意以下幾個(gè)細(xì)節(jié)問(wèn)題:
● 時(shí)序電路應(yīng)用“上電”復(fù)位電路,保證開(kāi)機(jī)加電后,置時(shí)序電路于初始狀態(tài);
● 器件的電源與地引腳必須并接一只0.1μF的無(wú)感電容,起濾波和去耦作用;
● 不能采用數(shù)目是偶數(shù)的反向器串聯(lián)的方法構(gòu)成“延時(shí)電路”,一則延時(shí)的時(shí)間不準(zhǔn)確,二則自動(dòng)編譯時(shí)會(huì)作為冗余電路被簡(jiǎn)化掉;
● 主要的全局緩沖器必須由半專(zhuān)用的焊盤(pán)驅(qū)動(dòng),次要的全局緩沖器可以來(lái)源于半專(zhuān)用的焊盤(pán)或內(nèi)部網(wǎng)線(xiàn);
● 引腳之間嚴(yán)禁短路,忌用萬(wàn)用表直接測(cè)量器件引腳;
● 器件的I/ O口如被定義為輸出端,忌對(duì)該端加信號(hào),否則將損壞芯片;
● 低功耗的器件如接負(fù)載過(guò)大時(shí),不僅會(huì)使所用器件的工作效率顯著降低,甚至?xí)p傷芯片。

結(jié)語(yǔ)

基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列FPGA集成度高,結(jié)構(gòu)靈活,設(shè)計(jì)方法多樣,開(kāi)發(fā)周期短,調(diào)試方便,修改容易,應(yīng)用領(lǐng)域極為廣泛。面對(duì)科學(xué)技術(shù)高速發(fā)展、市場(chǎng)競(jìng)爭(zhēng)十分激烈的現(xiàn)實(shí),熟練的掌握EDA設(shè)計(jì)技術(shù),靈活巧妙的使用FPGA至關(guān)重要,其前景將是十分樂(lè)觀的。