基于FPGA的圖像采集模塊的設(shè)計
圖像采集是圖像處理的前提。圖像采集卡是常用的圖像輸入設(shè)備,通常占用PC機(jī)總線的一個插槽。它主要包括圖像存儲器單元、CCD或CMOS攝像頭接口、PC機(jī)總線接口等。傳統(tǒng)的圖像采集卡大多數(shù)采用PCI接口,這種圖像采集卡適用于將模擬信號經(jīng)A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號,或本身就是數(shù)字信號,再通過PCI接口傳輸至PC機(jī),進(jìn)行圖像處理。但使用嵌入式系統(tǒng)實(shí)現(xiàn)圖像采集和處理時,帶有PCI接口的圖像采集卡就不適用。為此,這里提出一種適用于嵌入式系統(tǒng)的數(shù)字圖像采集模塊設(shè)計方案,實(shí)現(xiàn)圖像數(shù)據(jù)采集、“乒乓”模式圖像數(shù)據(jù)的緩存、圖像數(shù)據(jù)的采集模塊外部接口,并保證圖像采集的高速性和連續(xù)性。
2 圖像采集系統(tǒng)設(shè)計
圖l為圖像采集系統(tǒng)框圖。該系統(tǒng)包括OV7620圖像數(shù)據(jù)采集板、FPGA的圖像數(shù)據(jù)接收緩存板、兩片SRAM構(gòu)成的高速緩存以及系統(tǒng)外部接口。OV7620圖像數(shù)據(jù)采集板主要完成圖像數(shù)據(jù)采集,其圖像數(shù)據(jù)總線、幀圖像數(shù)據(jù)時鐘、幀同步信號、行同步信號與FPGA圖像數(shù)據(jù)接收緩存板相連,FPGA協(xié)調(diào)兩片SRAM“乒乓模式”的讀寫操作,并完成模塊的外部接口。
2.1 OV7620圖像數(shù)據(jù)采集板
數(shù)字圖像采集模塊的核心是圖像傳感器。OV7620內(nèi)置640x480的圖像陣列,每秒可輸出30幀以上的圖像;并集成有諸如曝光控制、伽馬、增益、白色控制、彩色矩陣、彩色飽和度、色彩控制、窗口等照相功能。該器件能夠通過串行SCCB接口編程,通過編程實(shí)現(xiàn)8位和16位格式的輸出。
2.1.1 OV7620電路設(shè)計
該系統(tǒng)設(shè)計采用OV7620的電路如圖2所示。其中,SBB引腳接跳線,用于設(shè)置OV7620在復(fù)位時讀取引腳狀態(tài)或I2C方式配置;UV2引腳接上拉電阻,選擇0V7620為QVGA工作狀態(tài)(320x240);Y3引腳接上拉電阻,選擇OV7620為RGB數(shù)據(jù)格式輸出:Y1引腳接上拉電阻,選擇OV7620位逐行掃描模式;PWDN引腳接地,OV7620不能工作在睡眠模式;UV0~UV7,Y0~Y7,XCLKl,HSYNC,VSYNC,PCLK,HREF,F(xiàn)ODD,F(xiàn)REX接26針的插座,與FPGA相連,由FPGA輸出時鐘和控制信號控制0V7620。在PCB設(shè)計時,應(yīng)將模擬電源和數(shù)字電源、模擬地和數(shù)字地分開。電源的輸入引腳接O.1μF的去耦電容和47μF的防止電源“浪涌”的電容。模擬地和數(shù)字地分開布線,最后在一點(diǎn)接地。晶體振蕩器應(yīng)盡可能靠近器件放置,使其起振效果達(dá)到最佳。
2.1.2 OV7620模塊與FPGA板的連接
圖3為0V7620模塊與FPGA板的接口電路,其中3.3 V和GND是由FPGA板供電接口,UV0~UV7及Y0~Y7是圖像數(shù)據(jù)的輸出總線,VSYNC是圖像幀同步信號,HREF是圖像的行同步信號,PCLK是圖像數(shù)據(jù)時鐘在時鐘的上升沿,圖像數(shù)據(jù)發(fā)生跳變。
評論