基于CPCI總線架構(gòu)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

作者：時(shí)間：2007-07-30 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

DSP+FPGA混用設(shè)計(jì)

為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。

首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈活、通信能力強(qiáng)大的要求。所以，我們選擇指令周期短、數(shù)據(jù)吞吐率高、通信能力強(qiáng)、指令集功能完備的DSP。同時(shí)也考慮了DSP功耗和開發(fā)支持環(huán)境等要素。

由于從探測(cè)儀傳來的低層A／D信號(hào)，其差值預(yù)處理算法的數(shù)據(jù)量大，對(duì)處理速度的要求高，但運(yùn)算結(jié)構(gòu)簡(jiǎn)單，選用百萬門級(jí)FPGA進(jìn)行硬件實(shí)現(xiàn)。采用DSP+FPGA混用的硬件系統(tǒng)就把兩者的優(yōu)點(diǎn)結(jié)合到一起，即兼顧了速度和靈活性，又滿足了底層信號(hào)處理和高層信號(hào)處理的要求。因此，非常適合實(shí)時(shí)信號(hào)處理系統(tǒng)。

系統(tǒng)架構(gòu)設(shè)計(jì)

CompactPCI作為PCI總線的電氣、軟件和工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的計(jì)算機(jī)標(biāo)準(zhǔn)之一。CompactPCI總線的高速、堅(jiān)固、可靠、穩(wěn)定，與PcI軟件的良好兼容性，使得它成為工控領(lǐng)域最流行和通用的計(jì)算機(jī)接口總線。

CPCI目前最高傳輸速度528MB／s，可用的PCI-X的最高傳輸速度可達(dá)1066MB／s。

在高速堅(jiān)固，可靠穩(wěn)定的技術(shù)基礎(chǔ)上，本系統(tǒng)設(shè)計(jì)了可運(yùn)用客戶自有協(xié)議的CPCI背板和接口統(tǒng)、高度模塊化的CPCI業(yè)務(wù)板。

綜合業(yè)務(wù)處理平臺(tái)

綜合業(yè)務(wù)處理平臺(tái)是指在單一平臺(tái)實(shí)現(xiàn)多路信號(hào)預(yù)處理、復(fù)雜圖像算法、圖像顯示、數(shù)據(jù)存儲(chǔ)、系統(tǒng)控制等任務(wù)。這不僅要求硬件必須具備高性能，可以進(jìn)行實(shí)時(shí)處理，同時(shí)，嵌入式的應(yīng)用環(huán)境還要求體積小、重量輕、功能強(qiáng)、可靠性高。

完整的系統(tǒng)由以下幾個(gè)模塊構(gòu)成：箱體，電源，背板，A／D預(yù)處理板與信號(hào)處理板等。

箱體，電源和背板

箱體采用標(biāo)準(zhǔn)19英寸上架的外型尺寸。內(nèi)部空間：支持2U 4槽CPCI背板；支持2個(gè)3UCPCI電源。箱體背部雙電源輸入接口，通斷式開關(guān)(支持常開)。以便響應(yīng)斷電后系統(tǒng)重啟的要求。

3U CPCI電源支持熱插拔；采用和系統(tǒng)一體的智能管理電源背板；支持AC輸入。

背板上有4個(gè)6U插槽，每個(gè)插槽有5個(gè)插座：P1，P2，P3，P4，P5。P1，P2為標(biāo)準(zhǔn)PCI，提供5V／3.3V信號(hào)環(huán)境。

系統(tǒng)槽P3，P3，P5定義按照系統(tǒng)板MIC-3369定義標(biāo)準(zhǔn)。

擴(kuò)展槽：P1，P2，P3，P4，P5采用穿透型長針，前后穿透，配護(hù)套。P1，P2這樣設(shè)計(jì)，前插板和后插板都可以根據(jù)實(shí)際需求從背板上取得供電。P3，P4，P5提供完善的信號(hào)前后路由。

此外，3個(gè)擴(kuò)展槽的P3之間、P4之間、P5之間設(shè)計(jì)為PIN TO PIN連通。

這樣設(shè)計(jì)，為業(yè)務(wù)板間建屯線性擴(kuò)展，上一級(jí)處理模塊與下一級(jí)模塊通信建立了物理通信端口。

A／D預(yù)處理板

考慮到系統(tǒng)每個(gè)業(yè)務(wù)板都要處理多路輸入，而且工程安裝設(shè)備要求便利，我們專門為模擬輸入的信號(hào)調(diào)理設(shè)計(jì)一個(gè)標(biāo)準(zhǔn)的處理模塊：尺寸為233.35mm80mm1槽空間。這樣信號(hào)線全部在箱體后部接入。每個(gè)業(yè)務(wù)板一一對(duì)應(yīng)預(yù)處理的數(shù)字信號(hào)按照預(yù)定的方式通過P5高速傳送到對(duì)應(yīng)業(yè)務(wù)板上的FIFO。FIFO控制器根據(jù)觸發(fā)的有效來變換工作方式。

考慮到系統(tǒng)擴(kuò)展和故障排除的便利，業(yè)務(wù)處理板設(shè)計(jì)成統(tǒng)一的架構(gòu)。這樣，用戶針對(duì)不同的處理業(yè)務(wù)只要更改設(shè)計(jì)好的軟件內(nèi)核，硬件接口程序和用戶界面都不用更改。同樣，排除故障時(shí)只要更換問樣的業(yè)務(wù)板即可完成。
業(yè)務(wù)處理板尺寸為233.35mm160mm1槽空間；支持PICMG 2.1熱插拔規(guī)范。

板上DSP和FPGA各自帶有RAM，用于存放業(yè)務(wù)處理過程所需要的數(shù)據(jù)。

PMC I／O擴(kuò)展板

實(shí)際應(yīng)用于工程時(shí)，模塊化的系統(tǒng)部件通常需要接受外部指令或通過特定的I／O接口輸出數(shù)據(jù)。我們采用了PMC卡來解決。PMC(PCIMezzanine Card)規(guī)范IEEE 1386給出了mezza-nine模塊的標(biāo)準(zhǔn)。它提供了一種針對(duì)不同載板規(guī)格高性價(jià)比的實(shí)現(xiàn)I／O功能的方式。

PMC標(biāo)準(zhǔn)是把PCI總線信號(hào)映像到PJ386板卡上。單模塊尺寸單((74mm 149mm)上的前突起部分用來接通I／O，通過標(biāo)為P1、P2、P3、P4的四個(gè)聯(lián)接頭與載板上PCI互聯(lián)。

用戶可以根據(jù)現(xiàn)場(chǎng)的要求選擇標(biāo)準(zhǔn)PMC網(wǎng)絡(luò)接口卡接受和傳輸數(shù)據(jù)。也可以按照需要定制各種串口I／O接口卡，完成時(shí)統(tǒng)調(diào)度。

系統(tǒng)處理板

MIC-3369采用低功耗Pentium-M處理器和優(yōu)化的Intel*E7501+ICH4R芯片組，具有支持64BIT／66MHz的系統(tǒng)總線，提供了3.2GB／s的帶寬，性能具有極佳的競(jìng)爭(zhēng)力。MIC-3369在設(shè)計(jì)上支持PICMG2.16規(guī)范，兼容PICMG 2.9規(guī)范，能夠與遠(yuǎn)程管理系統(tǒng)平臺(tái)協(xié)同工作。

系統(tǒng)應(yīng)用

(遠(yuǎn))紅外遙測(cè)系統(tǒng)

在(遠(yuǎn))紅外遙測(cè)系統(tǒng)中開展紅外數(shù)字視頻信號(hào)成像的實(shí)時(shí)處理系統(tǒng)。

在對(duì)大尺度空間或復(fù)雜地形進(jìn)行遙感觀瞄時(shí)，采用了多個(gè)紅外頻段的探測(cè)器。根據(jù)不同的精度數(shù)據(jù)進(jìn)行處理，繪制出圖像輸出到顯示終端，并把大量數(shù)據(jù)快速存儲(chǔ)到本地硬盤供后續(xù)使用。

系統(tǒng)的工作原理框圖示于圖4。

實(shí)時(shí)目標(biāo)探測(cè)系統(tǒng)

在IC生產(chǎn)或精密器件研磨加工都使用了工業(yè)視頻處理系統(tǒng)。在這樣的系統(tǒng)中，并行輸入輸出的信號(hào)頻率一般不高，但對(duì)信號(hào)處理精度和實(shí)時(shí)性的要求很嚴(yán)格。

我們應(yīng)用上述架構(gòu)實(shí)現(xiàn)了一個(gè)實(shí)時(shí)目標(biāo)檢測(cè)系統(tǒng)，該系統(tǒng)的任務(wù)主要足接收多個(gè)工位上傳的位置量傳感器，位移量傳感器和攝像頭輸出的灰度圖象，經(jīng)預(yù)處理、編碼、算法處理和目標(biāo)識(shí)別后，輸出結(jié)果到顯示終端，同時(shí)發(fā)出指令給控制電路。其中，低層的處理，其運(yùn)算數(shù)據(jù)量大，但運(yùn)算結(jié)構(gòu)較規(guī)則，適于用FPGA進(jìn)行純硬件實(shí)現(xiàn)；而算法處理及目標(biāo)識(shí)別等高層圖象處理，要用到多種協(xié)議結(jié)構(gòu)，用DSP編程來實(shí)現(xiàn)。系統(tǒng)的示意圖如圖5所示。