一種用CPLD實現(xiàn)的短幀交織器設(shè)計

　　通信技術(shù)的發(fā)展，對于系統(tǒng)可靠性的要求不斷提高，特別在移動通信領(lǐng)域，數(shù)字信號的傳輸過程常會伴隨有各類的干擾源，從而使得信號產(chǎn)生失真，影響通信質(zhì)量。糾錯編碼技術(shù)可以糾正信道中的隨機(jī)干擾產(chǎn)生的數(shù)字信息序列的隨機(jī)錯誤。但是，僅利用糾錯編碼技術(shù)，對于傳輸過程中的突發(fā)性干擾，需要借助于很長的碼字，這樣會增加編譯碼器的復(fù)雜性，同時也會產(chǎn)生較大的時延。

　　交織技術(shù)作為一項改善通信系統(tǒng)性能的方式，將數(shù)據(jù)按照一定的規(guī)則打亂，把原先聚集成片的誤碼分散，使得突發(fā)性錯誤轉(zhuǎn)化為隨機(jī)性錯誤，這樣，糾錯后的誤碼個數(shù)則在糾錯碼的糾錯范圍內(nèi)，接收端就可以用較短的碼字進(jìn)行糾錯。

2 交織器的性能分析

2.1 交織器類型的選擇原則

　　常用的交織器主要有3種：矩陣分組式、偽隨機(jī)式和半偽隨機(jī)式[1]。

　　矩陣分組式交織器，由于序列較短的偽隨機(jī)數(shù)之間的相關(guān)特性較大，對于實時性要求高、信息幀較短的通信系統(tǒng)，性能優(yōu)于偽隨機(jī)和半偽隨機(jī)式交織器。

　　隨著信息幀長度的增加，交織長度也相應(yīng)增長，此時若采用矩陣分組交織器，交織前后信息序列的不動點增多，偽隨機(jī)數(shù)產(chǎn)生更加均勻，交織前后的序列相關(guān)

　　半偽隨機(jī)交織方式則為折衷的方案。

2.2 矩陣分組交織原理

　　分組交織器的結(jié)構(gòu)較為簡單，他是一個mn的矩陣。他按行的順序?qū)懭氪鎯ζ?，再按列的順序讀出。根據(jù)讀出方式的不同，分組交織器可分為兩種不同的類型：A型分組交織器和B型分組交織器。按行寫入，按列的先后順序逐列讀出，稱為A型交織器；按行寫入，按列的倒序讀出，即從最后一列向第一列讀出，而對于每一列則是按照從最后一行向第一行的順序讀出，稱為B型交織器。

　　如圖1所示，假設(shè)信息比特的輸入順序是：d11,d12，…，d1n，d21，d22，…，d2n，…，dm1，dm2，…，dmn。對于A型分組交織器，讀出順序為：d11，d21，…，dm1,d12，d22,…，dm2，…，d1n，d2n，…，dmn；對于B型分組交織器，讀出順序為：dmn，…，d2n，d1n,…，dm2，…，d22，d12，dm1，…，d2l，d11。

　　對于任何長度l≤m的突發(fā)錯誤經(jīng)交織后成為至少被n-1位隔開的一些單個獨立差錯。

3 交織器的設(shè)計

　　本節(jié)針對CDMA2000的話音標(biāo)準(zhǔn)速率為9.6 kb／s，相應(yīng)每幀數(shù)據(jù)長度為192 b。給出了用可編程邏輯器件來實現(xiàn)A型分組比特交織器。采用的軟件開發(fā)環(huán)境是Max+PlusⅡ，采用自頂向下(Top-Down)的設(shè)計方法。

3.1 交織形式的選擇

　　交織形式的選擇應(yīng)保證傳輸?shù)臄?shù)字序列在交織前后不動點最少，并且相關(guān)性最小。CDMA2000中每幀的數(shù)據(jù)長度分別為192 b，每幀大約為20 ms。那么可選用的交織長度只能與此大致相當(dāng)。文獻(xiàn)[2]計算比較了1216，1315，1414三種交織型式，如表1所示。分析可知，我們的設(shè)計應(yīng)采用12組碼字進(jìn)行交織，每組16 b碼長，交織長度為192 b。

3.2 整體設(shè)計

　　本設(shè)計以RAM塊作為主體模塊，交織器的實現(xiàn)主要由3部分組成：地址產(chǎn)生模塊、控制模塊和作為交織數(shù)據(jù)存儲的交織寄存器模塊。

　　為了保證對于傳輸數(shù)據(jù)序列交織的連續(xù)性，選取了2片RAM塊用來進(jìn)行交織存儲。采用乒乓的工作方式，如此反復(fù)循環(huán)，在保證傳輸實時性的條件下，就完成了數(shù)據(jù)的交織。

　　圖2示出了具體的交織器的實現(xiàn)原理框圖。該系統(tǒng)有6個輸入信號，分別為輸入數(shù)據(jù)時鐘信號(DatainCLK)，系統(tǒng)工作允許信號(en)，系統(tǒng)清零信號(sclr)，輸出數(shù)據(jù)時鐘信號(Dataout CLK)，輸出數(shù)據(jù)允許信號(Dataout en)和待交織信息序列。該系統(tǒng)有一個輸出信號，為交織后的信息序列。


3.3 讀寫地址產(chǎn)生模塊

　　圖3給出了應(yīng)用Max+PlusⅡ軟件對交織器讀／寫地址產(chǎn)生器進(jìn)行設(shè)計的具體的電路連接圖。

　　圖4給出了選用Max+PlusⅡ軟件菜單命令File／Create Default Symbol，生成的讀／寫地址產(chǎn)生器的邏輯符號。這樣該讀／寫地址產(chǎn)生器就可以像其他邏輯符號一樣，在圖形設(shè)計文件中任意調(diào)用。該邏輯符號的輸出除了8位讀／寫地址外，還有一個進(jìn)位信號CAR。該進(jìn)位信號供控制模塊產(chǎn)生控制信號使用。

3.4 交織器的整體電路

　　圖5給出了應(yīng)用Max+PlusⅡ軟件實現(xiàn)的交織器設(shè)計的整體邏輯原理圖。

　　3個二選一的選擇器。其中有2個選擇器在控制信號的作用下分別完成對2片RAM讀／寫地址的選擇，因為2片RAM的讀寫順序正好相反，所以應(yīng)對控制信號進(jìn)行相應(yīng)的取非操作。另一個選擇器完成對2片RAM輸出數(shù)據(jù)進(jìn)行選擇，選擇器的最終輸出數(shù)據(jù)作為交織后的數(shù)據(jù)。由于數(shù)據(jù)在存入和讀出RAM時引入了一個半周期的延時，所以應(yīng)用了2個D觸發(fā)器dffc2來消除使能信號與時鐘之間的延時。數(shù)據(jù)輸出端的D觸發(fā)器mdff是為了消除輸出信號的毛刺而設(shè)計的。

　　根據(jù)系統(tǒng)的工作原理，設(shè)計出控制時序，進(jìn)行仿真的結(jié)果如圖6所示。

　　系統(tǒng)仿真時輸入交織器的串行碼組為0，0，0，0，0，0，0，0，0，0，0，0，0，0，0，0，1，1，1，1，1，1，1，1，1，1，1，1，1，1，1，1交替序列，由A型分組交織器的工作原理可知，得到的交織后的輸出數(shù)據(jù)為O，1交替的序列。該波形仿真結(jié)果表明交織器正常工作。從圖6中可以看出，該交織器從待交織數(shù)據(jù)輸入到交織后輸出有7.79μs的延時存在。圖中在7.79μs以前，輸出的數(shù)據(jù)為0是因為RAM塊中的初始數(shù)據(jù)為O。

3.5 解交織器的設(shè)計

　　解交織是交織的逆過程，這決定了解交織器和交織器對于交織數(shù)據(jù)在交織矩陣中的讀／寫順序正好相反。在解交織器的設(shè)計中．改動的部分只是在2片RAM的讀／寫選擇信號前分別加了一個非門。從而可以完成解交織數(shù)據(jù)按交織地址寫入，按順序地址讀出，進(jìn)而完成解交織過程，恢復(fù)出原始數(shù)字信息序列

　　短幀數(shù)字通信系統(tǒng)適合采用矩陣式分組交織，本文以CDMA2000語音傳輸標(biāo)準(zhǔn)下短幀為例，給出了具體的1216的A型分組比特交織器和解交織器。在實際中，該設(shè)計方案在不增加系統(tǒng)復(fù)雜度的情況下，只需對相應(yīng)的模塊進(jìn)行修改，很容易實現(xiàn)交織深度和形式的改動，具有重要的參考價值。