DDS技術(shù)在高頻石英晶體測(cè)試系統(tǒng)中的應(yīng)用

摘要：在此介紹了一種以DDS芯片AD9912作為信號(hào)源的高頻石英晶體測(cè)試系統(tǒng)。AD9912是一款直接數(shù)字頻率合成芯片。一方面，AD9912內(nèi)部時(shí)鐘速度可高迭1 GSPS，并集成了14位數(shù)／模轉(zhuǎn)換器，可以直接輸出400 MHz信號(hào)，另一方面，AD9912的頻率控制字為48位，可以小于4 μHz的分辨率輸出信號(hào)。由于采用了DDS芯片AD9912作為信號(hào)源，所設(shè)計(jì)的石英晶體測(cè)試系統(tǒng)能夠在20kHz～400 MHz范圍內(nèi)測(cè)試石英晶體的串聯(lián)諧振頻率。與國內(nèi)目前普遍使用的基于振蕩器和阻抗計(jì)測(cè)試方法的測(cè)試儀相比，該測(cè)試系統(tǒng)具有測(cè)試頻率范圍寬、重復(fù)精度高等優(yōu)點(diǎn)。
關(guān)鍵詞：石莢晶體；串聯(lián)諧振頻率；π網(wǎng)絡(luò)零相位法；DDS AD9912

0 引言
石英晶體諧振器(以下簡(jiǎn)稱石英晶體)廣泛用作時(shí)間頻率基準(zhǔn)和為時(shí)序邏輯電路提供同步脈沖。石英晶體的測(cè)試方法主要有阻抗計(jì)法、π網(wǎng)絡(luò)最大傳輸法、π網(wǎng)絡(luò)零相位法，其中π網(wǎng)絡(luò)零相位法是國際電工委員會(huì)(IEC)推薦的標(biāo)準(zhǔn)方法。π網(wǎng)絡(luò)零相位法石英晶體測(cè)試設(shè)備在發(fā)達(dá)國家已廣泛使用。典型儀器是美國SA公司生產(chǎn)的250B零相位測(cè)試系統(tǒng)，其測(cè)試頻率范圍為0．5～200 MHz，串聯(lián)諧振頻率測(cè)試精度±2 ppm。阻抗計(jì)型石英晶體測(cè)試設(shè)備在中國仍然占主導(dǎo)地位。阻抗計(jì)型石英晶體測(cè)試設(shè)備具有制造成本較低，操作簡(jiǎn)單的特點(diǎn)。但其串聯(lián)諧振頻率測(cè)量范圍較小，測(cè)量精度較低。因此，研制寬范圍、高精度的石英晶體頻率測(cè)試系統(tǒng)，具有服務(wù)生產(chǎn)的實(shí)際意義。
π網(wǎng)絡(luò)零相位法石英晶體測(cè)試系統(tǒng)所能測(cè)量的頻率范圍和精度直接依賴于π網(wǎng)絡(luò)的掃頻信號(hào)源，為了使石英晶體測(cè)試系統(tǒng)的測(cè)量范圍達(dá)到20 kHz～400 MHz，需要研究設(shè)計(jì)一個(gè)信號(hào)源，該信號(hào)源的輸出頻率范圍為0～400 MHz，并且輸出頻率精度高、穩(wěn)定度高、頻率分辨率高、頻率切換速度快。

1 π網(wǎng)絡(luò)零相位法高頻石英晶體測(cè)試系統(tǒng)設(shè)計(jì)
1．1 石英晶體電參數(shù)等效模型
石英晶體具有壓電效應(yīng)，當(dāng)外加交變電場(chǎng)的頻率等于其固有頻率時(shí)，石英晶體將產(chǎn)生機(jī)械諧振，該機(jī)械振動(dòng)通過壓電效應(yīng)與振蕩電路相耦合產(chǎn)生電諧振，這種情況下石英晶體可以等效為圖1所示的RLC諧振電路。其中，C0是靜電容，L1為動(dòng)態(tài)電感，Rr是串聯(lián)諧振電阻，C1為動(dòng)態(tài)電容。

1．2 π網(wǎng)絡(luò)零相位法石英晶體頻率測(cè)試原理
IEC推薦的π網(wǎng)絡(luò)模型如圖2所示，π網(wǎng)絡(luò)由對(duì)稱的雙π型回路組成，R1，R2和R3構(gòu)成輸入衰減器，R4，R5和R6構(gòu)成輸出衰減器，它們的作用是使π網(wǎng)絡(luò)的阻抗與測(cè)量?jī)x表的阻抗相匹配，并衰減來自測(cè)量?jī)x器的反射信號(hào)。Y為被測(cè)石英晶體。VA為π網(wǎng)絡(luò)輸入信號(hào)，VB為π網(wǎng)絡(luò)輸出信號(hào)，實(shí)際測(cè)量對(duì)，不斷改變輸入信號(hào)的頻率，測(cè)量輸入信號(hào)和輸出信號(hào)的相位差，當(dāng)石英晶體處在諧振狀態(tài)時(shí)，整個(gè)π網(wǎng)絡(luò)呈純電阻性，輸入信號(hào)和輸出信號(hào)之間相位差為零。因此，π網(wǎng)絡(luò)零相位法可通過檢測(cè)π網(wǎng)絡(luò)兩端信號(hào)的相位差是否為零來判斷待測(cè)石英晶體是否諧振，從而測(cè)出石英晶體的串聯(lián)諧振頻率。當(dāng)π網(wǎng)絡(luò)兩端信號(hào)的相位差為零時(shí)，石英晶體處在諧振狀態(tài)，石英晶體串聯(lián)諧振頻率等于π網(wǎng)絡(luò)輸入信號(hào)頻率。
1．3 測(cè)試系統(tǒng)設(shè)計(jì)
本系統(tǒng)基于霄網(wǎng)絡(luò)零相位法設(shè)計(jì)而成，由DDS電路、π網(wǎng)絡(luò)電路、鑒相電路、模擬信號(hào)處理電路、串口電路、LCD電路、觸摸屏電路、鍵盤電路、512 MB NANDFLASH存儲(chǔ)器電路等組成。圖3是晶體頻率測(cè)試系統(tǒng)原理框圖。

高頻石英晶體測(cè)試系統(tǒng)以一款A(yù)RM芯片STM32F103作為核心單元。STM32F103內(nèi)核為32 b的Cortex-M3 CFU，最高可達(dá)72 MHz工作頻率。STM 32F103通過內(nèi)置高速SPI總線與DDS芯片AD9912相連，控制AD9912輸出掃頻信號(hào)。