PCIE 3.0的動態(tài)均衡測試挑戰(zhàn)

作者：時間：2012-12-10 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

本文引用地址：http://m.butianyuan.cn/article/192919.htm

因為PCIE 3.0信號的速率可以達到8Gb/s，而且鏈路通道走線也可能會很長，這可能會導致高速信號衰減過大，在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設置，以補償長鏈路時高速信號的衰減。

但由于實際產品中PCIE 3.0信號的傳輸鏈路的長度是不一致的，有時候長，有時候短，此時可能只需要Tx發(fā)送端的均衡即可實現良好的補償，而不需要Rx端的均衡;或者在Tx發(fā)送端與Rx接收端使用相應的均衡等級組合才可能得到最優(yōu)的眼圖。而Tx端有11級Preset均衡設置，Rx端也有具有行為特性(即相關的參數設置會隨著情況的不同而不同)的CTLE、DFE等多種均衡算法和設置以及CDR時鐘恢復，這使得針對不同的鏈路情況設置不同的均衡設置變得更加復雜。

PCIE 3.0中使用了動態(tài)均衡(Dynamic Equalization)的方法來自動實現和配置得到最優(yōu)的均衡組合以滿足不同時候的需要。即系統(tǒng)會自動根據鏈路的情況分析高速信號在接收端的性能(眼圖等)，通過分析結果來指導Tx發(fā)送端和Rx接收端如何設置均衡參數。如下圖所示，在PCIE 3.0的發(fā)送端和接收端器件工作初始化過程中，系統(tǒng)會根據對鏈路的分析情況，要求Rx接收端發(fā)送TxEQ Preset設置請求給Tx發(fā)送端要求其進行相應的Preset均衡設置，Tx發(fā)送端也會發(fā)送RxEQ均衡設置請求給接收端要求其進行相應的RxEQ設置，通過這樣一個初始化過程獲得一個最優(yōu)的均衡設置，從而在接收端得到最優(yōu)化的高速信號(眼圖)。

pci3.0

PCIE 3.0的動態(tài)均衡初始化過程包括如下4個階段：

Phase 0：下行端口使用8b/10b編碼方式傳達發(fā)送端和接收端預設值(preset)給上行端口，這些值使用TS2(Train Sequence2)訓練序列來傳達。當信號速率切換到8GT/s以后，上行端口發(fā)出包含有其收到的預設(Preset)值的TS1訓練序列。

Phase 1：通過交流TS1序列，帶有預設(Preset)的8GT/s初始化鏈接成功(BER=10e-4)。

Phase 2：下行端口器件通過TS1訓練序列發(fā)送均衡請求來調整上行端口器件的輸出設置，直到獲得最優(yōu)設置為止(BER=10e-12)。

Phase 3：上行端口器件通過TS1訓練序列發(fā)送均衡(均衡系數/預設)請求來調整下行端口器件的輸出設置，直到獲得最優(yōu)設置為止(BER=10e-12)。

微博桌面截圖_20121210131943.jpg

二、PCIE 3.0中使用的動態(tài)均衡的優(yōu)缺點

PCIE 3.0中使用動態(tài)均衡方法能夠針對不同的情形自動配置并優(yōu)化發(fā)送端和接收端的均衡設置，補償信號的傳輸通道對高速信號帶來的影響(如損耗)，以在接收端獲得最好的信號質量。

但是動態(tài)均衡優(yōu)化過程需要花費時間，有時候可能會導致系統(tǒng)工作或運行超時等錯誤。因此，PCI Express® Architecture PHY Test Specification Revision 3.0 規(guī)范的2.3, 2.4, 2.7, 2.10 及2.11等章節(jié)規(guī)定了對動態(tài)均衡鏈接(link equalization)的測試，規(guī)定動態(tài)均衡鏈接需要在特定的時間內(小于500ns)完成。

三、PCIE 3.0中動態(tài)均衡的測試挑戰(zhàn)

由于動態(tài)均衡測試需要測試儀器能夠具有協(xié)議能力，即儀器可以與被測件進行協(xié)議握手通信。當前很多測試方案中的誤碼儀都不具備協(xié)議能力。只有力科公司(Teledyne LeCroy)的PeRT3 Phoenix具有基于PCIE 3.0的協(xié)議通信能力。因此，目前只有力科公司(Teledyne LeCroy)能夠實現規(guī)范要求的這項測試，也是PCI-SIG協(xié)會推薦的測試方法，如下圖所示為摘自PCI-SIG協(xié)會網站上對于PCIE 3.0的Tx/Rx Link Equalization測試項目所推薦的測試設備:

pci3.0