PCIE 3.0的動(dòng)態(tài)均衡測(cè)試挑戰(zhàn)

一、PCIE 3.0中使用的動(dòng)態(tài)均衡概念

因?yàn)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/PCIE">PCIE 3.0信號(hào)的速率可以達(dá)到8Gb/s，而且鏈路通道走線也可能會(huì)很長(zhǎng)，這可能會(huì)導(dǎo)致高速信號(hào)衰減過大，在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設(shè)置，以補(bǔ)償長(zhǎng)鏈路時(shí)高速信號(hào)的衰減。

但由于實(shí)際產(chǎn)品中PCIE 3.0信號(hào)的傳輸鏈路的長(zhǎng)度是不一致的，有時(shí)候長(zhǎng)，有時(shí)候短，此時(shí)可能只需要Tx發(fā)送端的均衡即可實(shí)現(xiàn)良好的補(bǔ)償，而不需要Rx端的均衡;或者在Tx發(fā)送端與Rx接收端使用相應(yīng)的均衡等級(jí)組合才可能得到最優(yōu)的眼圖。而Tx端有11級(jí)Preset均衡設(shè)置，Rx端也有具有行為特性(即相關(guān)的參數(shù)設(shè)置會(huì)隨著情況的不同而不同)的CTLE、DFE等多種均衡算法和設(shè)置以及CDR時(shí)鐘恢復(fù)，這使得針對(duì)不同的鏈路情況設(shè)置不同的均衡設(shè)置變得更加復(fù)雜。

PCIE 3.0中使用了動(dòng)態(tài)均衡(Dynamic Equalization)的方法來自動(dòng)實(shí)現(xiàn)和配置得到最優(yōu)的均衡組合以滿足不同時(shí)候的需要。即系統(tǒng)會(huì)自動(dòng)根據(jù)鏈路的情況分析高速信號(hào)在接收端的性能(眼圖等)，通過分析結(jié)果來指導(dǎo)Tx發(fā)送端和Rx接收端如何設(shè)置均衡參數(shù)。如下圖所示，在PCIE 3.0的發(fā)送端和接收端器件工作初始化過程中，系統(tǒng)會(huì)根據(jù)對(duì)鏈路的分析情況，要求Rx接收端發(fā)送TxEQ Preset設(shè)置請(qǐng)求給Tx發(fā)送端要求其進(jìn)行相應(yīng)的Preset均衡設(shè)置，Tx發(fā)送端也會(huì)發(fā)送RxEQ均衡設(shè)置請(qǐng)求給接收端要求其進(jìn)行相應(yīng)的RxEQ設(shè)置，通過這樣一個(gè)初始化過程獲得一個(gè)最優(yōu)的均衡設(shè)置，從而在接收端得到最優(yōu)化的高速信號(hào)(眼圖)。

PCIE 3.0的動(dòng)態(tài)均衡初始化過程包括如下4個(gè)階段：

Phase 0：下行端口使用8b/10b編碼方式傳達(dá)發(fā)送端和接收端預(yù)設(shè)值(preset)給上行端口，這些值使用TS2(Train Sequence2)訓(xùn)練序列來傳達(dá)。當(dāng)信號(hào)速率切換到8GT/s以后，上行端口發(fā)出包含有其收到的預(yù)設(shè)(Preset)值的TS1訓(xùn)練序列。

Phase 1：通過交流TS1序列，帶有預(yù)設(shè)(Preset)的8GT/s初始化鏈接成功(BER=10e-4)。

Phase 2：下行端口器件通過TS1訓(xùn)練序列發(fā)送均衡請(qǐng)求來調(diào)整上行端口器件的輸出設(shè)置，直到獲得最優(yōu)設(shè)置為止(BER=10e-12)。

Phase 3：上行端口器件通過TS1訓(xùn)練序列發(fā)送均衡(均衡系數(shù)/預(yù)設(shè))請(qǐng)求來調(diào)整下行端口器件的輸出設(shè)置，直到獲得最優(yōu)設(shè)置為止(BER=10e-12)。

二、PCIE 3.0中使用的動(dòng)態(tài)均衡的優(yōu)缺點(diǎn)

PCIE 3.0中使用動(dòng)態(tài)均衡方法能夠針對(duì)不同的情形自動(dòng)配置并優(yōu)化發(fā)送端和接收端的均衡設(shè)置，補(bǔ)償信號(hào)的傳輸通道對(duì)高速信號(hào)帶來的影響(如損耗)，以在接收端獲得最好的信號(hào)質(zhì)量。

但是動(dòng)態(tài)均衡優(yōu)化過程需要花費(fèi)時(shí)間，有時(shí)候可能會(huì)導(dǎo)致系統(tǒng)工作或運(yùn)行超時(shí)等錯(cuò)誤。因此，PCI Express® Architecture PHY Test Specification Revision 3.0 規(guī)范的2.3, 2.4, 2.7, 2.10 及2.11等章節(jié)規(guī)定了對(duì)動(dòng)態(tài)均衡鏈接(link equalization)的測(cè)試，規(guī)定動(dòng)態(tài)均衡鏈接需要在特定的時(shí)間內(nèi)(小于500ns)完成。

三、PCIE 3.0中動(dòng)態(tài)均衡的測(cè)試挑戰(zhàn)

由于動(dòng)態(tài)均衡測(cè)試需要測(cè)試儀器能夠具有協(xié)議能力，即儀器可以與被測(cè)件進(jìn)行協(xié)議握手通信。當(dāng)前很多測(cè)試方案中的誤碼儀都不具備協(xié)議能力。只有力科公司(Teledyne LeCroy)的PeRT3 Phoenix具有基于PCIE 3.0的協(xié)議通信能力。因此，目前只有力科公司(Teledyne LeCroy)能夠?qū)崿F(xiàn)規(guī)范要求的這項(xiàng)測(cè)試，也是PCI-SIG協(xié)會(huì)推薦的測(cè)試方法，如下圖所示為摘自PCI-SIG協(xié)會(huì)網(wǎng)站上對(duì)于PCIE 3.0的Tx/Rx Link Equalization測(cè)試項(xiàng)目所推薦的測(cè)試設(shè)備:

四、力科針對(duì)PCIE 3.0的Tx/Rx Link Equalization測(cè)試方案

1、Tx Link Equalization測(cè)試

(1)測(cè)試設(shè)備：PeRT3 Phoenix(具有協(xié)議使能的接收端發(fā)送端容限測(cè)試儀)及示波器SDA8Zi

(2)測(cè)試目的：被測(cè)件的Tx端是否能夠應(yīng)答協(xié)議級(jí)別的均衡預(yù)設(shè)請(qǐng)求，是否能夠在規(guī)定的時(shí)間內(nèi)完成響應(yīng)。

(3)測(cè)試連接示意圖如下：

如圖中所描述，示波器將配合自帶的測(cè)量參數(shù)和力科示波器獨(dú)有的基于PCIE 3.0的協(xié)議分析軟件(Protosync協(xié)議分析軟件)實(shí)現(xiàn)Tx Link Equalization的測(cè)量。

2、Rx Link Equalization測(cè)試

(1)測(cè)試設(shè)備：PeRT3 Phoenix(具有協(xié)議使能的接收端發(fā)送端容限測(cè)試儀)

(2)測(cè)試目的：被測(cè)件的Rx端是否能夠應(yīng)答協(xié)議級(jí)別的均衡預(yù)設(shè)請(qǐng)求，是否能夠在規(guī)定的時(shí)間內(nèi)完成響應(yīng)。

(3)測(cè)試連接示意圖如下：

安裝相關(guān)步驟完成設(shè)置，能夠進(jìn)入loopback 進(jìn)行誤碼測(cè)試，即表示Rx Link Equalization 測(cè)試滿足要求。具體步驟請(qǐng)參考：LeCroy_CEM3_0_Link_EQ_Test_Procedure_v0_9pdf。