新聞中心

EEPW首頁 > 醫(yī)療電子 > 設(shè)計應(yīng)用 > 遠(yuǎn)程心電醫(yī)療信號監(jiān)測系統(tǒng)設(shè)計

遠(yuǎn)程心電醫(yī)療信號監(jiān)測系統(tǒng)設(shè)計

作者: 時間:2010-04-08 來源:網(wǎng)絡(luò) 收藏

3.4 顯示模塊設(shè)計

為了能夠直觀地顯示出采集的心電波形,需要顯示設(shè)備的支持。本設(shè)計采用的LCD面板是TFT 320*240 LCD。該LCD模塊沒有顯示控制器,因此需要設(shè)計顯示控制器IP核來驅(qū)動LCD面板。本設(shè)計實現(xiàn)的顯示控制器IP核采用Verilog HDL設(shè)計,支持多種顏色模式,包括18bpp,16bpp,8bpp和自定義模式。圖像存儲器lcd_fifo是采用片內(nèi)FIFO,可以根據(jù)需要進(jìn)行詞整。256色的顏色查找表采用片內(nèi)RAM來存儲。圖像信息能夠通過AvaIon總線主端口寫入的突發(fā)塊傳輸方式進(jìn)行傳輸,利用DMA從內(nèi)存中自動讀取,在SDRAM圖像存儲器image_ram與片上圖像數(shù)據(jù)緩存器lcd_fifo之間建立了一條專用DMA通道,該控制器結(jié)構(gòu)如圖4所示。

該LCD控制器IP核主要由4個模塊組成:接口模塊、內(nèi)存模塊、顏色轉(zhuǎn)換模塊和時序模塊。

接口模塊主要是NiosⅡ處理器對LCD控制器進(jìn)行控制及狀態(tài)讀取。接口模塊主要是以寄存器方式存在的,其中寄存器有:控制寄存器、狀態(tài)寄存器、DMA地址寄存器和中斷寄存器。
內(nèi)存模塊是Avalon總線的主接口部分,在系統(tǒng)啟動之后,利用DMA傳輸模式,通過Avalon總線主端口寫入的突發(fā)塊傳輸方式,完成圖像數(shù)據(jù)存儲器image_ram中的圖像數(shù)據(jù)到片上圖像數(shù)據(jù)緩存器lcd_fifo的獨立讀取。采用DAM傳輸方式是為了把NiosⅡ軟核處理器從頻繁地進(jìn)行數(shù)據(jù)讀取操作的工作中解脫出來,這樣可以大大提高系統(tǒng)的工作效率。

顏色轉(zhuǎn)換模塊將讀取后的數(shù)據(jù)根據(jù)4種顏色模式不同進(jìn)行數(shù)據(jù)讀取的轉(zhuǎn)換,其中8bpp和自定義模式由于顏色不足,需要接入顏色查詢表處理。自定義模式可以手動對調(diào)色板的地址進(jìn)行預(yù)設(shè)來定義輸出的顏色。

時序模塊嚴(yán)格按照LCD的時序編寫,其中LCD時鐘為5 MHz。通過控制數(shù)據(jù)使能信號啟動lcd_fifo數(shù)據(jù)輸出,逐行掃描顯示。同時,設(shè)計該模塊時,在數(shù)據(jù)有效信號(DE)有效前,須檢查lcd_fifo中是否存有數(shù)據(jù),以確定是否進(jìn)行數(shù)據(jù)讀取和傳輸;須進(jìn)行調(diào)色板模式設(shè)置,在幀傳輸過程中需要進(jìn)行模式鎖定,以免出現(xiàn)傳輸錯誤;須根據(jù)不同bpp模式,確定不同的讀取時間段,18bpp每次都讀取,16bpp間隔1次讀取,8bpp間隔4次讀取。

3.5數(shù)據(jù)存儲模塊設(shè)計

本設(shè)計選用SD卡作為外接存儲硬盤。SD存儲卡具有大容量、高性能、安全性好等特點的多功能存儲卡,被廣泛用于數(shù)碼相機、掌上電腦和手機等便攜式設(shè)備中。SD卡上所有單元由內(nèi)部時鐘發(fā)生器提供時鐘,接口驅(qū)動單元同步外部時鐘的DAT和CMD信號到內(nèi)部所用時鐘。SD卡有兩種通信協(xié)議,即SD通信協(xié)議和SPI通信協(xié)議,與SPI通信協(xié)議相比,SD通信協(xié)議的最大優(yōu)點是讀寫速度快,單根數(shù)據(jù)線理論上可以達(dá)到25 MB/s,四線傳輸可以達(dá)到100 MB/s,本設(shè)計采用的是四線SD通信協(xié)議。

本設(shè)計中對SD卡的協(xié)議采用軟件編寫:首先在SoPC Builder里定義了6個I/O口:SD_CMD,SD_DAT0-DAT3,SD_CLK,分別對應(yīng)SD卡的命令、數(shù)據(jù)、時鐘端口,然后在NiosⅡIDE上按照SD卡的傳輸協(xié)議編寫C程序來對6個I/O口進(jìn)行操作,以此來實現(xiàn)SD卡的傳輸協(xié)議。在完成SD卡數(shù)據(jù)塊的讀寫基礎(chǔ)上移植了文件系統(tǒng)。FAT16,這樣在不影響讀寫速度的條件下節(jié)省FPGA的資源。

3.6 數(shù)據(jù)傳輸模塊設(shè)計

為了實現(xiàn)的數(shù)據(jù)交換,本系統(tǒng)采用以太網(wǎng)絡(luò)進(jìn)行數(shù)據(jù)傳輸。設(shè)計采用DM9000A作為以太網(wǎng)控制芯片。DM9000A是DAVICOM公司的一款高速網(wǎng)絡(luò)控制器,具有通用處理器接口、一個10/100M PHY和4kB的SRAM。為了實現(xiàn)數(shù)據(jù)的網(wǎng)絡(luò)傳輸,設(shè)計需要完成的任務(wù)有:在NiosⅡ上移植了μClinux操作系統(tǒng)、完成網(wǎng)絡(luò)底層驅(qū)動程序的設(shè)計、基于網(wǎng)絡(luò)協(xié)議的應(yīng)用程序開發(fā)。其中在NiosⅡ上移植了μClinux操作系統(tǒng)的工作已經(jīng)完成,因此本設(shè)計的關(guān)鍵任務(wù)是完成網(wǎng)絡(luò)驅(qū)動程序設(shè)計與應(yīng)用程序開發(fā)。

基于DM9000A的HAL設(shè)備驅(qū)動設(shè)計主要分為兩步:首先是DM9000A的Avalon總線接口邏輯設(shè)計;其次DM9000A的讀寫驅(qū)動程序設(shè)計;最后按照HAL的驅(qū)動模式將DM9000A的驅(qū)動程序移植進(jìn)HAL。DM9000A是作為Avalon總線的從外設(shè)與NiosⅡ進(jìn)行通信。DM9000A的Avalon總線接口邏輯主要完成芯片信號與Avalon總線接口信號的對接。

DM9000A不允許直接訪問芯片內(nèi)部的寄存器,需要通過數(shù)據(jù)端口和索引端口來讀寫。而這兩個端口由CMD管腳控制:當(dāng)CMD接高電平時為數(shù)據(jù)端口,CMD接低電平為控制端口。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉