理解超級結(jié)技術(shù)

　　基于超級結(jié)技術(shù)的功率MOSFET已成為高壓開關(guān)轉(zhuǎn)換器領(lǐng)域的業(yè)界規(guī)范。它們提供更低的RDS(on)，同時具有更少的柵極和和輸出電荷，這有助于在任意給定頻率下保持更高的效率。在超級結(jié)MOSFET出現(xiàn)之前，高壓器件的主要設計平臺是基于平面技術(shù)。但高壓下的快速開關(guān)會產(chǎn)生AC/DC電源和逆變器方面的挑戰(zhàn)。從平面向超級結(jié)MOSFET過渡的設計工程師常常為了照顧電磁干擾(EMI)、尖峰電壓及噪聲考慮而犧牲開關(guān)速度。本應用指南將比較兩種平臺的特征，以便充分理解和使用超級結(jié)技術(shù)的優(yōu)點。

　　為了理解兩種技術(shù)的差異，我們需要從基礎開始。圖1a顯示了一種傳統(tǒng)平面式高壓MOSFET的簡單結(jié)構(gòu)。平面式MOSFET通常具有高單位芯片面積漏源導通電阻，并伴隨相對更高的漏源電阻。使用高單元密度和大管芯尺寸可實現(xiàn)較低的RDS(on)值。但大單元密度和管芯尺寸還伴隨高柵極和輸出電荷，這會增加開關(guān)損耗和成本。另外還存在對于總硅片電阻能夠達到多低的限制。器件的總RDS(on)可表示為通道、epi和襯底三個分量之和：

　　RDS(on) = Rch + Repi + Rsub

　　圖1a – 傳統(tǒng)平面式MOSFET結(jié)構(gòu)

　　圖1b – 平面式MOSFET的電阻性元件

　　圖1b顯示平面式MOSFET情況下構(gòu)成RDS(on) 的各個分量。對于低壓MOSFET，三個分量是相似的。但隨著額定電壓增加，外延層需要更厚和更輕摻雜，以阻斷高壓。額定電壓每增加一倍，維持相同的RDS(on)所需的面積就增加為原來的五倍以上。對于額定電壓為600 V的MOSFET，超過95%的電阻來自外延層。顯然，要想顯著減小RDS(on)的值，就需要找到一種對漂移區(qū)進行重摻雜的方法，并大幅減小epi電阻。

　　圖2 – 超級結(jié)MOSFET結(jié)構(gòu)

　　圖3 – 平面和超級結(jié)MOSFET的電壓與導通電阻比較

　　圖2顯示了基于電荷平衡概念的超級結(jié)MOSFET物理結(jié)構(gòu)。漂移區(qū)現(xiàn)在有多個P柱，用于消除處于反向偏壓下的周圍N區(qū)中的電荷。因此，Nepi現(xiàn)在可更薄和重摻雜，因為其組合結(jié)構(gòu)可對施加反向電壓提供高很多的電阻。由于N區(qū)變得更加重摻雜，所以其單位面積導通電阻減小。

　　圖3比較了兩種技術(shù)的漂移區(qū)電場與epi厚度的關(guān)系。在傳統(tǒng)平面式MOSFET中，阻斷電壓由epi厚度和摻雜(ND+)定義，或由摻雜線的斜率定義。如果需要額外阻斷電壓，不僅epi需要更厚，而且epi摻雜線也需要改變。這導致較高電壓MOSFEET的RDS(on)不成比例增加。額定電壓每增加一倍，在保持相同管芯尺寸條件下，RDS(on)可能增至原來的三至五倍。

　　對于給定的阻斷電壓，超級結(jié)MOSFET可使用比傳統(tǒng)平面式器件(A1 + A3)更薄的epi(A1 + A2)。N區(qū)(ND+)的摻雜被P柱(NA-)的摻雜抵消，導致沒有斜率。換言之，因為電荷平衡機制，定義阻斷電壓的只有epi厚度。因此，超級結(jié)結(jié)構(gòu)的導通電阻和擊穿電壓之間存在線性關(guān)系。導通電阻隨著擊穿電壓的增加而線性增加。對于相同的擊穿電壓和管芯尺寸，超級結(jié)MOSFET的導通電阻遠小于傳統(tǒng)平面式器件。

　　Vishay提供的超級結(jié)器件為E系列高壓MOSFET，額定電壓范圍為500 V - 650 V。這些器件提供從小SMT占位面積(如PowerPAK® SO8和PowerPAK 8 x 8)到標準TO-xxx封裝的各種封裝選項。典型比導通電阻的變化范圍為20 mΩ -cm2至10 mΩ-cm2，具體取決于擊穿電壓和使用哪一代技術(shù)。傳統(tǒng)平面式MOSFET的導通電阻x 面積之積有三至五倍高，同樣取決于額定電壓。例如，TO-220封裝600 V器件可實現(xiàn)的最低RDS(on)為275 mΩ，而來自Vishay的同樣封裝超級結(jié)器件可低至50 mΩ。當然，對于每一代新的設計平臺，將來會提供具有更低RDS(on)的更好器件。

　　容值

　　對超級結(jié)器件而言，電阻的減小會帶來明顯的好處，例如在相同RDS(on)下的更低導通損耗或更小管芯。另外，芯片面積的減小會導致更低的容值以及柵極和輸出電荷，這可減小動態(tài)損耗。在低壓溝槽式或平面式MOSFET中，通常需要考慮以更高容值為讓步條件來降低RDS(on)。在超級結(jié)技術(shù)情況下，讓步程度是最小的。電荷平衡機制可同時減小RDS(on)和器件容值，使之成為一種雙贏解決方案。

　　表1比較了具有接近RDS(on)值的兩種器件的特征。除Eas和Ias外，超級結(jié)器件的每個參數(shù)均實現(xiàn)15 % - 25 %的改善。這是因為超級結(jié)器件雖然RDS(on)只減小了20%，但其管芯尺寸只有平面式器件的三分之一。更小的尺寸會影響額定電流和功率。大管芯尺寸具有更低的電流密度和更好的散熱能力。因此，對于給定的導通電阻，傳統(tǒng)平面式MOSFET天生比超級結(jié)器件更堅固。但在通常用于高壓電源轉(zhuǎn)換器的電流和開關(guān)頻率下，超級結(jié)器件始終具有更低的損耗和更高的效率。

　　表2顯示了500 V器件的比較。SiHG32N50D是一款具有125 m?典型RDS(on)額定值的平面式MOSFET。其管芯尺寸大，實際上是適合TO-247封裝的最大管芯。這可與采用更小的隔離式細引線TO-220F封裝的超級結(jié)SiHA25N50E相比，后者提供相同的RDS(on)，但除UIS堅固性以外，規(guī)格表的每個參數(shù)都更好。應當注意的是，Vishay在電感式開關(guān)規(guī)格降額方面相當保守，對測量故障電流施加100%的降額因子，相當于針對UIS能量Eas的降額因子為4。

　　圖4定義了提供有電荷規(guī)格的器件的容值。對于上文比較的兩種600 V器件，容值曲線如圖5所示。請注意容值采用對數(shù)式標度。

　　圖4 – MOSFET容值定義

　　圖5 – 平面式SiHP17N60D和超級結(jié)SiHP15N60E MOSFET的容值比較

　　柵極電荷考慮事項

　　在任何開關(guān)電路中，柵極驅(qū)動設計都要考慮開關(guān)速度與噪聲這一對矛盾。超級結(jié)器件在高壓下提供高開關(guān)速度，這也需要特別注意驅(qū)動設計。設計不佳可能造成電壓尖峰、開關(guān)不穩(wěn)定和更高的EMI。與超低容值有關(guān)的另一個重要考慮是對耦合和噪聲的靈敏性增加，表現(xiàn)為柵源振蕩。設計工程師因此不得不通過引入高柵極電阻或低驅(qū)動電流來減慢開關(guān)速度，最終使系統(tǒng)效率降低。

　　圖4和圖5顯示了來自該應用指南的柵極電荷曲線，它描繪了VDS在柵極放電和充電時的上升和下降。通常，MOSFET的Qgd可用于估計開關(guān)期間VDS電壓的上升和下降時間。假設用恒定電流源驅(qū)動柵極，則tvfall = Qgd / Igon，tvrise = Qgd / Igoff。

　　這種簡單模型不能用于超級結(jié)器件，超級結(jié)器件的結(jié)構(gòu)和開關(guān)行為更為復雜。例如，圖6顯示了SiHP33N60E的柵極電荷曲線，VDS曲線疊加于其上。與平面式器件相比，超級結(jié)MOSFET的一個特征是其容值(VDS的函數(shù))的寬變化范圍。在超級結(jié)MOSFET中，由于Crss在0 V - 600 V范圍內(nèi)的100:1下降，所以觀察到的開關(guān)持續(xù)時間遠小于從產(chǎn)品數(shù)據(jù)表Qgd值估計得到的數(shù)據(jù)。雖然沒有分析方法可用來預測實際過渡時間(這取決于應用條件)，但設計工程師應當知道可使用更低柵極驅(qū)動電流來實現(xiàn)優(yōu)異的開關(guān)性能。與平面式MOSFET器件相比，這使超級結(jié)器件可使用尺寸更小、成本更低的柵極驅(qū)動器。

　　圖6 – SiHP15N60E的柵極電荷與VDS關(guān)系曲線

　　圖7 – SiHP15N60E的容值和儲存能量與VDS關(guān)系曲線

　　Coss、Co(tr)、Co(er)和Eoss

　　圖5還顯示了超級結(jié)器件的Coss低近40%，導致更少的儲存能量和更快的開關(guān)速度，同時實現(xiàn)更低損耗。所有MOSFET的輸出容值Coss均表現(xiàn)出與施加電壓VDS有關(guān)的非線性特征。這種非線性在超級結(jié)MOSFET情況下更顯著，具有100:1的變化率，電壓值的范圍為0 V - 600 V。這給需要針對Coss儲存電荷和能量有效值的設計工程師帶來了挑戰(zhàn)。超級結(jié)器件產(chǎn)品數(shù)據(jù)表通常提供針對Coss的兩個有效值，定義如下：

　　Co(tr) - 定義固定電容的值，其在80%額定電壓下具有與可變Coss相同的儲存電荷。

　　Co(er) - 定義固定電容的值，其在80%額定電壓下具有與可變Coss相同的儲存能量。

　　有幾項研究都強調(diào)了儲存能量Eoss在不同工作條件下對系統(tǒng)效率的影響。由于意識到這一重要性，Vishay已開始提供針對所有高壓MOSFET的完整Eoss曲線，一直到圖7所示的額定電壓。

　　體二極管特征

　　由于具有更低的RDS(on)和低容值，超級結(jié)MOSFET還是包括ZVS橋在內(nèi)的所有高頻開關(guān)應用的器件之選。在ZVS或同步應用中，MOSFET的體二極管不進行硬式整流。二極管電流經(jīng)過軟式整流后流向MOSFET通道，在MOSFET關(guān)斷時二極管恢復電壓阻斷功能。但這并不意味著可以想當然地認為，在ZVS橋應用中，在包括瞬態(tài)事件在內(nèi)的所有工作條件下都具有二極管恢復功能。更低的Qrr、短勢壘周期和軟恢復特征仍然是重要的要求。與平面式器件相比，超級結(jié)MOSFET沒有Qrr 和trr較低的優(yōu)點，因而更適合ZVS應用。但體二極管恢復阻斷電壓的能力被認為非常重要，所以應當進一步改善恢復特征。意識到這一需要，ViShay已推出EF系列超級結(jié)MOSFET，在制造中采用額外的工藝，使體二極管的Qrr減小了5-7倍。

　　結(jié)論

　　超級結(jié)結(jié)構(gòu)是高壓MOSFET技術(shù)的重大發(fā)展并具有顯著優(yōu)點，其RDS(on)、柵極容值和輸出電荷以及管芯尺寸同時得到降低。為充分利用這些快速和高效器件，設計工程師需要非常注意其系統(tǒng)設計，特別是減小PCB寄生效應。超級結(jié)MOSFET具有低很多的柵極電荷，并可用低電流柵極驅(qū)動器驅(qū)動。其輸出容值盡管是高度非線性的，但提供較低的儲存能量Eoss及相關(guān)輸出損耗。Vishay超級結(jié)器件提供各種封裝、額定電壓和體二極管特征，以適合廣泛的應用需要。