基于CPLD實現QPSK調制電路的設計

QPSK是數字通信系統(tǒng)中一種常用的多進制調制方式。其調制的基本原理：對輸入的二進制序列按每兩位碼元分為一組，用載波的四種相位表征它們。實際上QPSK信號是兩路正交雙邊帶信號?，F在人們對通信的要求越來越高，高速率、大容量、以及多業(yè)務，這些對有限的頻譜資源構成了大的挑戰(zhàn)。因此，對相移鍵控的研究具有重要意義，因為信道條件的限制，大多數數字通信系統(tǒng)采用了對幅度波動不敏感的頻移鍵控、相移鍵控和相應的派生調制方式。

基于以上QPSK調制，本設計基于CPLD采用相位選擇法來實現調制。

1。 QPSK調制原理

QPSK信號的正弦載波有4個可能的離散相位狀態(tài)，每個載波相位攜帶2個二進制符號(00、01、10、11)，其信號表示式為圖1(a)是載波初始相位為0°的QPSK信號矢量圖，如上圖1(b)是初始相位為45°的QPSK信號的矢量圖。

圖1QPSK調制有兩種產生方法：相乘電路法和相位選擇法。

乘法電路調制：二進制碼經過串并變換器分為兩個半速率雙極性碼，兩路信號經過低通濾波，分別與相互正交的兩路載波信號相乘，然后兩路信號相加得到QPSK信號。

相位選擇法：輸入二進制數據經過串/并變換輸出雙比特碼元，四相載波產生器輸出四種不同相位的載波，邏輯選相電路根據串/并變換輸入的雙比特碼元，每個時間間隔選擇其中一種相位的載波作為輸出，然后經帶通濾波器濾除帶外干擾信號，就得到QPSK調制信號。

2. 本設計調制原理

在設計中采用相位選擇法來實現，QPSK信號有四種狀態(tài)(00、01、10、11)，將輸入二進制序列每兩位碼元分為一組。

方案中，用四種波形表示四種相位(圖2)

圖2 用四種波形表示四種相位

3. 系統(tǒng)模塊設計

電路總分為6部分：

第一部分：電源電路，為整個電路提供5V的電壓;

第二部分：時鐘信號電路，用來產生一個4MHz的時鐘;

第三部分：基帶信號產生電路，產生五種序列碼(全0碼、全1碼、01碼、7位M序列和15位M序列);

第四部分：調制電路，實現基帶信號調制成抽樣信號輸出;

第五部分：D/A轉換電路，將調制模塊輸出的信號轉換成模擬信號輸出;

第六部分：濾波電路，對D/A轉換后的模擬信號經濾波完成模擬信號重建。

3.1 電源模塊

為電路提供5V電壓的設計實現方案有多種，如采用USB提供5V電壓也可以設計直流穩(wěn)壓電源。直流穩(wěn)壓電源的設計要先采用電源變壓器經過整流電路然后濾波最后穩(wěn)壓這四部，設計實現起來相對復雜。設計中購買9V輸出電源，將9V電源轉化為5V電源。電路由一個7805芯片和2個電容組成，7805的1腳接電源電壓輸入，2腳接地，3腳經穩(wěn)壓后輸出5V電壓。C1、C2用來濾出紋波。

3.2 時鐘信號模塊

時鐘電路模塊由2個反相器構成反饋，配合1個電容和2個電阻使晶振起振，來產生一個4MHz的時鐘。

3.3 基帶信號產生模塊

此模塊的作用是產生五種基帶信號(全0碼、全1碼、01碼、7位M序列和15位M序列)。

3.4 D/A模塊

調制模塊調制出來的信號是數字基帶信號，需要經過D/A轉換為模擬信號，在設計中選用DAC0832實現D/A轉換。

DAC0832輸出的是電流，但要求輸出是電壓，所以電路還必須經過一個運算放大器轉換成電壓。

3.5 濾波模塊

濾波電路在設計中采用的是一個壓控電壓源低通濾波器。其截至頻率為50KHz，增益為2，K=5.

4. 調制信號仿真

調制信號的仿真結果如下：

當輸入0/1碼時，由于寄存器y為2，所以循環(huán)輸出電平為005A7FBF.FFBF7F5A仿真波形如圖3所示。

圖3

當輸入15位M序列碼時，由于寄存器y值是變化的，所以輸出電平不是循環(huán)的，仿真波形如圖4所示。

圖4

5. 結束語

本次設計主要硬件模塊有基帶信號產生模塊、調制模塊、D/A轉換模塊和濾波模塊，其中為簡化設計系統(tǒng)設計供電模塊采用了5V電池供電，基帶信號產生模塊和調制模塊是設計中的關鍵點和難點，其基于CPLD設計，CPLD是一種整合性較高的邏輯邏輯元件。有高整合性的特點，故其有性能提升，可靠度增加，PCB面積減少和成本低等優(yōu)點。