STM32時鐘理解

系統(tǒng)時鐘SYSCLK，它是供STM32中絕大部分部件工作的時鐘源。系統(tǒng)時鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時鐘最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鐘送給5大模塊使用：

1）送給AHB總線、內(nèi)核、內(nèi)存和DMA使用的HCLK時鐘。

2）通過8分頻后送給Cortex的系統(tǒng)定時器時鐘。

3）直接送給Cortex的空閑運行時鐘FCLK。

4）送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用(PCLK1，最大頻

率36MHz)，另一路送給定時器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定

時器2、3、4使用。

5）送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用(PCLK2，最大頻

率72MHz)，另一路送給定時器(Timer1)倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器1使

用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為

2、4、6、8分頻。

在以上的時鐘輸出中，有很多是帶使能控制的，例如AHB總線時鐘、內(nèi)核時鐘、各種APB1外設(shè)、APB2外設(shè)等等。當需要使用某模塊時，記得一定要先使能對應(yīng)的時鐘。

需要注意的是定時器的倍頻器，(定時器時鐘之前有一個乘法器，它的操作不是由程序控制的，是由硬件根據(jù)前一級的APB預(yù)分頻器的輸出自動選擇)當APB的分頻為1時(這個乘法器無作用)，它的倍頻值為1，否則它的倍頻值就為2(即將APB預(yù)分頻器輸出的頻率乘2，這樣可以保證定時器可以得到最高的72MHz時鐘脈沖)。

連接在APB1(低速外設(shè))上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個單獨的48MHz時鐘信號，但它應(yīng)該不是供USB模塊工作的時鐘，而只是提供給串行接口引擎(SIE)使用的時鐘。USB模塊工作的時鐘應(yīng)該是由APB1提供的。

連接在APB2(高速外設(shè))上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。

在單片機系統(tǒng)中，CPU和總線以及外設(shè)的時鐘設(shè)置是非常重要的，因為沒有時鐘就沒有時序，組合電路需要好好理解清楚。

準備知識：
片上總線標準種類繁多，而由ARM公司推出的AMBA片上總線受到了廣大IP開發(fā)商和SoC系統(tǒng)集成者的青睞，已成為一種流行的工業(yè)標準片上結(jié)構(gòu)。AMBA規(guī)范主要包括了AHB(Advanced High performance Bus)系統(tǒng)總線和APB(Advanced Peripheral Bus)外圍總線。二者分別適用于高速與相對低速設(shè)備的連接。
由于時鐘是一個由內(nèi)而外的東西，具體設(shè)置要從寄存器開始。

RCC寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm 32f10x_map.h”中定義如下：
typedef struct
{
vu32 CR;
vu32 CFGR;
vu32 CIR;
vu32 APB2RSTR;
vu32 APB1RSTR;
vu32 AHBENR;
vu32 APB2ENR;
vu32 APB1ENR;
vu32 BDCR;
vu32 CSR;
} RCC_TypeDef;

這些寄存器的具體定義和使用方式參見芯片手冊，因為C語言的開發(fā)可以不和他們直接打交道，當然如果能夠加以理解和記憶，無疑是百利而無一害。

如果外接晶振為8Mhz，最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。為了方便說明，以例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說明：

static void RCC_Config(void)
{

RCC_DeInit();

RCC_HSEConfig(RCC_HSE_ON);

HSEStartUpStatus = RCC_WaitForHSEStartUp();

if (HSEStartUpStatus == SUCCESS)
{

FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);

FLASH_SetLatency(FLASH_Latency_2);

RCC_HCLKConfig(RCC_SYSCLK_Div1);

RCC_PCLK2Config(RCC_HCLK_Div1);

RCC_PCLK1Config(RCC_HCLK_Div2);

RCC_ADCCLKConfig(RCC_PCLK2_Div6);

//上面這句例程中缺失了，但卻很關(guān)鍵

RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);

RCC_PLLCmd(ENABLE);

while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
{}

RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

while (RCC_GetSYSCLKSource() != 0x08)
{}
}

//使能外圍接口總線時鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時候查手冊就可以
RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);

RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
RCC_APB2Periph_AFIO, ENABLE);
}
由上述程序可以看出系統(tǒng)時鐘的設(shè)定是比較復(fù)雜的，外設(shè)越多，需要考慮的因素就越多。同時這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應(yīng)用中應(yīng)當注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。

經(jīng)過此番設(shè)置后，對于外置8Mhz晶振的情況下，系統(tǒng)時鐘為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時鐘為12Mhz，USB時鐘經(jīng)過1.5分頻設(shè)置就可以實現(xiàn)48Mhz的數(shù)據(jù)傳輸。

一般性的時鐘設(shè)置需要先考慮系統(tǒng)時鐘的來源，是內(nèi)部RC還是外部晶振還是外部的振蕩器，是否需要PLL。然后考慮內(nèi)部總線和外部總線，最后考慮外設(shè)的時鐘信號。遵從先倍頻作為CPU時鐘，然后在由內(nèi)向外分頻，下級遷就上級的原則。