測(cè)量高速ADC的INL和DNL

　　盡管INL和DNL對(duì)于應(yīng)用在通信和高速數(shù)據(jù)采集系統(tǒng)的高性能數(shù)據(jù)轉(zhuǎn)換器來(lái)講不算是最重要的電氣特性參數(shù)，但它們?cè)诟叻直媛食上駪?yīng)用中卻具有重要意義。除非經(jīng)常接觸ADC，否則你會(huì)很容易忘記這些參數(shù)的確切定義和重要性。因此，下一節(jié)給出了這些定義的簡(jiǎn)要回顧。

　　INL和DNL的定義

　　DNL誤差定義為實(shí)際量化臺(tái)階與對(duì)應(yīng)于1LSB的理想值之間的差異(見(jiàn)圖1a)。對(duì)于一個(gè)理想ADC，其微分非線性為DNL = 0LSB，也就是說(shuō)每個(gè)模擬量化臺(tái)階等于1LSB (1LSB = VFSR/2N，其中VFSR為滿量程電壓，N是ADC的分辨率)，跳變值之間的間隔為精確的1LSB。若DNL誤差指標(biāo)≤ 1LSB，就意味著傳輸函數(shù)具有保證的單調(diào)性，沒(méi)有丟碼。當(dāng)一個(gè)ADC的數(shù)字量輸出隨著模擬輸入信號(hào)的增加而增加時(shí)(或保持不變)，就稱其具有單調(diào)性，相應(yīng)傳輸函數(shù)曲線的斜率沒(méi)有變號(hào)。DNL指標(biāo)是在消除了靜態(tài)增益誤差的影響后得到的。具體定義如下：

　　DNL = |[(VD+1- VD)/VLSB-IDEAL - 1] |，其中0 < D < 2N - 2

　　VD是對(duì)應(yīng)于數(shù)字輸出代碼D的輸入模擬量，N是ADC分辨率，VLSB-IDEAL是兩個(gè)相鄰代碼的理想間隔。較高數(shù)值的DNL增加了量化結(jié)果中的噪聲和寄生成分，限制了ADC的性能，表現(xiàn)為有限的信號(hào)-噪聲比指標(biāo)(SNR)和無(wú)雜散動(dòng)態(tài)范圍指標(biāo)(SFDR)。

　　圖1a. 要保證沒(méi)有丟碼和單調(diào)的轉(zhuǎn)移函數(shù)，ADC的DNL必須小于1LSB。

　　INL誤差表示實(shí)際傳輸函數(shù)背離直線的程度，以LSB或滿量程的百分比(FSR)來(lái)度量。這樣，INL誤差直接依賴于與之相比較的直線的選取。至少有兩個(gè)定義是常用的：“最佳直線INL”和“端點(diǎn)INL” (見(jiàn)圖1b)：

　　最佳直線INL定義中包含了關(guān)于失調(diào)(截距)和增益(斜率)誤差的信息，以及傳輸函數(shù)的位置(在后面討論)。它定義了一條最接近ADC實(shí)際傳輸函數(shù)的直線。沒(méi)有明確定義直線的精確位置，但這種方法卻具有最好的可重復(fù)性，能夠真正描述器件的線性特征。

　　端點(diǎn)INL所采用的直線經(jīng)過(guò)轉(zhuǎn)換器傳輸函數(shù)的兩個(gè)端點(diǎn)，因而也就確定了直線的精確位置。這樣，對(duì)于一個(gè)N位ADC來(lái)講，這條直線就由其零點(diǎn)(全0)和其滿度(全1)點(diǎn)確定。

　　最佳直線方法通常被作為首選，因?yàn)樗墚a(chǎn)生比較好的結(jié)果。INL是在扣除了靜態(tài)失調(diào)和增益誤差后的測(cè)量結(jié)果，可用下式表示：

　　INL = | [(VD - VZERO)/VLSB-IDEAL] - D |，其中0 < D < 2N-1

　　VD是數(shù)字輸出碼D對(duì)應(yīng)的模擬輸入，N是ADC的分辨率，VZERO是對(duì)應(yīng)于全零輸出碼的最低模擬輸入，VLSB-IDEAL是兩個(gè)相鄰代碼的理想間隔。

　　圖1b. 最佳直線法和端點(diǎn)法是定義ADC線性特性的兩種可行辦法

　　轉(zhuǎn)移函數(shù)

　　理想ADC的轉(zhuǎn)移函數(shù)是階梯狀的，其中每一個(gè)臺(tái)階對(duì)應(yīng)于某個(gè)特定的數(shù)字輸出代碼，而每一次階躍代表兩個(gè)相鄰代碼間的轉(zhuǎn)變。必須確定這些階躍所對(duì)應(yīng)的輸入電壓，以便對(duì)ADC的許多特性參數(shù)進(jìn)行規(guī)范。這項(xiàng)任務(wù)會(huì)極為復(fù)雜，尤其是對(duì)于高速轉(zhuǎn)換器中充滿噪聲的過(guò)渡狀態(tài)，以及那些接近于最終結(jié)果、并變化緩慢的數(shù)字量。

　　過(guò)渡狀態(tài)沒(méi)有在圖1b中顯著標(biāo)出，而是作為一種概率函數(shù)表達(dá)，更為接近實(shí)際。當(dāng)慢慢增加的輸入電壓經(jīng)過(guò)過(guò)渡點(diǎn)時(shí)，ADC將一個(gè)接一個(gè)地輸出相鄰代碼。按照定義，在過(guò)渡點(diǎn)對(duì)應(yīng)的輸入電壓下，ADC輸出相鄰兩個(gè)代碼的幾率相等。

　　正確的過(guò)渡

　　過(guò)渡電壓是指輸出數(shù)碼在兩個(gè)相鄰代碼間發(fā)生跳變時(shí)輸入電壓。名義模擬值，對(duì)應(yīng)于兩個(gè)相鄰過(guò)渡電壓之間的某輸入電壓所產(chǎn)生的數(shù)字輸出碼，定義為此范圍的中點(diǎn)(50%點(diǎn))。如果過(guò)渡間隔的邊界已知，該50%點(diǎn)很容易算出。過(guò)渡點(diǎn)的確定可以通過(guò)測(cè)量某一個(gè)區(qū)間，然后將該區(qū)間除以其間出現(xiàn)過(guò)的相鄰代碼的次數(shù)后得到。

　　測(cè)試靜態(tài)INL和DNL的一般裝置

　　INL和DNL可以利用準(zhǔn)直流的斜坡電壓或低頻正弦波作為輸入來(lái)進(jìn)行測(cè)量。一個(gè)簡(jiǎn)單的直流(斜坡)測(cè)試可能需要一個(gè)邏輯分析儀，一個(gè)高精度DAC (可選)，一個(gè)可以掃描待測(cè)器件(DUT)輸入范圍的高精密直流源，和一個(gè)可連接PC或X-Y繪圖儀的控制接口。

　　如果設(shè)備中包含有高精度DAC (精度比待測(cè)器件高得多)，邏輯分析儀能直接處理ADC的輸出數(shù)據(jù)來(lái)監(jiān)測(cè)失調(diào)和增益誤差。精密信號(hào)源產(chǎn)生一個(gè)測(cè)試電壓供給待測(cè)器件，并使測(cè)試電壓從零刻度到滿刻度緩慢掃過(guò)ADC的輸入范圍。經(jīng)由DAC重構(gòu)后，從ADC輸入測(cè)試電壓中減去對(duì)應(yīng)的DAC輸出電平，就產(chǎn)生一個(gè)小的電壓差(VDIFF)，這個(gè)電壓可以用X-Y繪圖儀顯示出來(lái)，并且和INL、DNL誤差聯(lián)系起來(lái)。量化電平的改變反映了微分非線性，而VDIFF與零的偏移代表積分非線性。

　　積分型模擬伺服環(huán)

　　另一種辦法也可以用來(lái)測(cè)試ADC的靜態(tài)線性參數(shù)，與前面的辦法相似但更復(fù)雜一些，這就是使用積分型模擬伺服環(huán)。這種方法通常是用于要求高精度測(cè)量、而對(duì)測(cè)量速度沒(méi)有要求的測(cè)試設(shè)備。

　　典型的模擬伺服環(huán)(見(jiàn)圖2)包含一個(gè)積分器和兩個(gè)電流源，連接于ADC輸入端。其中一個(gè)電流源向積分器注入電流，另一個(gè)則吸出電流。數(shù)值比較器連接于ADC輸出并對(duì)兩個(gè)電流源進(jìn)行控制。數(shù)值比較器的另一輸入由PC控制，后者可以對(duì)N位轉(zhuǎn)換器的2N - 1個(gè)測(cè)試碼進(jìn)行掃描。

　　圖2. 模擬積分伺服環(huán)的電路配置

　　如果環(huán)路反饋的極性正確的話，數(shù)值比較器就會(huì)驅(qū)使電流源“伺服”模擬輸入跟隨給定的代碼跳變。理想情況下，這將在模擬輸入端產(chǎn)生一個(gè)小的三角波。數(shù)值比較器控制斜坡信號(hào)的方向和速度。在跟隨一次跳變時(shí)積分器的斜率必須快，而在采用精密數(shù)字電壓表(DVM)進(jìn)行測(cè)量時(shí)，為了降低疊加的三角波過(guò)沖峰值，又要求積分器足夠慢。

　　在MAX108的INL/DNL測(cè)試中，伺服板通過(guò)兩個(gè)連接器連接到*估板(見(jiàn)圖3)。第一個(gè)連接器建立起MAX108的主(或副)輸出端口和數(shù)值比較器的鎖存輸入口(P)的連接。第二個(gè)連接器將伺服環(huán)(數(shù)值比較器的Q端口)和用于生成參照碼的計(jì)算機(jī)連接起來(lái)。

　　圖3. 借助MAX108EVKIT和模擬積分伺服環(huán)，該測(cè)試裝置可以確定MAX108的INL和DNL特性。

　　數(shù)值比較器的判決結(jié)果解碼后通過(guò)P > QOUT輸出端輸出并送往積分器單元。每一次的比較結(jié)果都獨(dú)立地控制開(kāi)關(guān)的邏輯輸入，驅(qū)動(dòng)積分電路產(chǎn)生出滿足需要的斜坡電壓，供給待測(cè)器件的兩路輸入。這種方法具有其優(yōu)越性，但也有一些不足之處：

　　為了降低噪聲，三角斜坡應(yīng)該具有低的dV/dt。這有利于產(chǎn)生可重復(fù)的數(shù)碼，但要獲得精確測(cè)量它需要很長(zhǎng)的積分時(shí)間。

　　正、負(fù)斜坡的斜率必須匹配方可達(dá)到50%點(diǎn)，并且必須對(duì)低電平三角波取平均后才可獲得所需要的直流電平。

　　在設(shè)計(jì)積分器時(shí)常常要求仔細(xì)選擇充電電容。為了盡量減小由于電容的“存儲(chǔ)效應(yīng)”而造成的潛在誤差，應(yīng)選擇具有低介質(zhì)吸收的積分電容。

　　測(cè)量精度正比于積分時(shí)間而反比于建立時(shí)間。

　　將一個(gè)數(shù)字電壓表連接到模擬積分伺服環(huán)中，就可測(cè)出INL/DNL誤差與輸出量的關(guān)系(圖4a和圖4b)。值得注意的是，INL與輸出碼關(guān)系曲線中的拋物線形或弓形曲線表明偶次諧波占主導(dǎo)地位，若曲線呈“S狀”，則說(shuō)明奇次諧波占主導(dǎo)地位。

　　圖4a. 該曲線給出了MAX108 ADC的典型積分非線性特性，由模擬積分伺服環(huán)測(cè)得。

　　圖4b. 該曲線給出了MAX108 ADC的典型微分非線性特性，由模擬積分伺服環(huán)測(cè)得。

　　為了消除上述方法的缺陷，可以對(duì)伺服環(huán)中的積分單元加以改進(jìn)，代之以一個(gè)L位的逐次逼近寄存器(SAR) (用于捕獲待測(cè)器件的輸出碼)、一個(gè)L位DAC、以及一個(gè)簡(jiǎn)單的平均值電路。再結(jié)合一個(gè)數(shù)值比較器，該電路就組成了一個(gè)逐次逼近型轉(zhuǎn)換器結(jié)構(gòu)(見(jiàn)圖5和后續(xù)的“SAR轉(zhuǎn)換器”部分)，其中，由數(shù)值比較器對(duì)DAC進(jìn)行控制、讀取其輸出、并完成逐次逼近。同時(shí)，DAC提供一個(gè)高分辨率的直流電平給被測(cè)N位ADC的輸入。在這個(gè)實(shí)例中，采用一個(gè)16位DAC將ADC校準(zhǔn)至1/8LSB精度，同時(shí)獲得最可信轉(zhuǎn)移曲線。

　　圖5. 用逐次逼近寄存器和DAC結(jié)構(gòu)取代模擬伺服環(huán)中的積分器單元

　　當(dāng)接近終值時(shí)，由于受到噪聲的影響，數(shù)值比較器會(huì)來(lái)回跳動(dòng)而變得不穩(wěn)定，此時(shí)，平均值電路的優(yōu)勢(shì)就突顯出來(lái)了。平均值電路包含兩個(gè)除法計(jì)數(shù)器。“參考”計(jì)數(shù)器具有2M個(gè)時(shí)鐘的周期，其中M是一個(gè)可編程的整數(shù)，用來(lái)控制計(jì)數(shù)周期(同時(shí)也決定了測(cè)量時(shí)間)。“數(shù)據(jù)”計(jì)數(shù)器僅在數(shù)值比較器輸出為高時(shí)遞增，其周期等于前者的一半，即2M-1個(gè)時(shí)鐘。

　　參考計(jì)數(shù)器和數(shù)據(jù)計(jì)數(shù)器共同工作的效果是對(duì)高、低電平的數(shù)量進(jìn)行了平均，結(jié)果被保存于一個(gè)觸發(fā)器，并進(jìn)而傳送到SAR寄存器。這個(gè)過(guò)程重復(fù)16次(在本例中)后便產(chǎn)生了完整的輸出碼。和前面的方法一樣，它也有優(yōu)點(diǎn)和不足之處：

　　測(cè)試裝置的輸入電壓由數(shù)字量定義，這樣可以簡(jiǎn)便地修改求取平均值的測(cè)式樣點(diǎn)。

　　逐次逼近方式提供給待測(cè)器件模擬輸入的是一個(gè)直流電平，而非斜坡電壓。

　　不足之處在于，反饋環(huán)中的DAC限制了輸入電壓的分辨率。

　　SAR轉(zhuǎn)換器

　　SAR轉(zhuǎn)換器的工作類似于舊時(shí)藥劑師的天平。一邊是未知的輸入采樣，另一邊是由SAR/DAC結(jié)構(gòu)產(chǎn)生的首個(gè)砝碼(最高有效位，等于滿量程輸出的一半)。如果未知重量大于1/2FSR，則保留首個(gè)砝碼并再增加1/4FSR。否則，用1/4FSR砝碼代之。

　　將這個(gè)步驟重復(fù)N次，從MSB到LSB，SAR轉(zhuǎn)換器就可得到所需要的輸出代碼。N是SAR結(jié)構(gòu)中DAC的分辨率，每個(gè)砝碼代表1個(gè)二進(jìn)位。

　　INL和DNL的動(dòng)態(tài)測(cè)試

　　要測(cè)定ADC的動(dòng)態(tài)非線性，可以對(duì)其施加一個(gè)滿度正弦輸入，然后在其全功率輸入帶寬內(nèi)測(cè)量轉(zhuǎn)換器的信噪比(SNR)。對(duì)于一個(gè)理想的N位轉(zhuǎn)換器，理論SNR (僅考慮量化噪聲，無(wú)失真)如下：

　　SNR (單位為dB) = N×6.02 +1.76

　　這個(gè)公式包含了瞬變、積分非線性和采樣時(shí)間的不確定性等效應(yīng)的影響。除此之外的非線性成分可以通過(guò)測(cè)量恒頻輸入時(shí)的SNR來(lái)獲得，并可得到一個(gè)隨輸入信號(hào)幅度的變化關(guān)系。例如，使信號(hào)幅度掃過(guò)整個(gè)輸入范圍，從零到滿量程或者反之，當(dāng)輸入幅度逼近轉(zhuǎn)換器滿量程時(shí)，轉(zhuǎn)換輸出將與信號(hào)源發(fā)生較大偏移。要確定產(chǎn)生這種偏移，排除失真和時(shí)鐘不穩(wěn)定性因素的原因，可采用頻譜分析儀分析量化噪聲與頻率的關(guān)系。

　　還有很多其他方法也可以用來(lái)測(cè)試各種高速和低速數(shù)據(jù)轉(zhuǎn)換器的靜態(tài)和動(dòng)態(tài)INL、DNL。本文意在使讀者更好地理解典型工作特性(TOC)的產(chǎn)生，所使用的工具和技術(shù)很簡(jiǎn)單，但極為巧妙和精確。