時(shí)域時(shí)鐘抖動(dòng)分析
表 6 1.27-ps 時(shí)鐘抖動(dòng)的 SNR 結(jié)果
為了證明未濾波時(shí)鐘信號(hào)的相位噪聲需要積分至約兩倍采樣頻率,我們實(shí)施了如下試驗(yàn):在 CDCE72010 輸出和 ADS54RF63 時(shí)鐘輸入之間添加不同的低通濾波器。
需要注意的是,與先前試驗(yàn)中的帶通濾波器一樣,3X 時(shí)鐘頻率以下帶寬的低通濾波器降低了時(shí)鐘信號(hào)的轉(zhuǎn)換速率。低通濾波器消除了會(huì)產(chǎn)生更快速時(shí)鐘信號(hào)升時(shí)間和轉(zhuǎn)換速率的高階諧波,從而增加了 ADC 的孔徑抖動(dòng)。正因如此,我們將前面試驗(yàn)的相同低噪聲 RF 放大器添加到時(shí)鐘通路,并且利用可變衰減器讓轉(zhuǎn)換速率匹配信號(hào)生成器(參見(jiàn)圖 17)。
將不同轉(zhuǎn)角頻率的低通濾波器用于 ADS54RF63 的采樣時(shí)鐘(如圖 18 所示),得到了一些如表 7 所列有趣值。該試驗(yàn)結(jié)果表明,LVCMOS 輸出對(duì)時(shí)鐘抖動(dòng)的相位噪聲影響被限制在約 200 到 250 MHz,其相當(dāng)于 122.88-MHz 時(shí)鐘信號(hào)的 80-MHz 到 130-MHz 偏移頻率,并約為 2x 采樣頻率。因此,將寬帶相位噪聲擴(kuò)至 123-MHz 偏移頻率,會(huì)產(chǎn)生 ~445 fs 的時(shí)鐘抖動(dòng),如圖 19 所示。理想情況下,積分下限應(yīng)該位于 500 Hz 處(原因是選擇的 131000點(diǎn)FFT);但是,500-Hz 到 1 kMz 偏移頻率的抖動(dòng)貢獻(xiàn)值極其低,因此為了簡(jiǎn)單起見(jiàn)其在本測(cè)量中被忽略。
表 7 ADS54RF63 的測(cè)得 SNR
利用調(diào)節(jié)后的相位噪聲曲線(xiàn)圖,計(jì)算得抖動(dòng)較好地匹配了 SNR 測(cè)量結(jié)果,其在 ADS54RF63 和 ADS5483 的 10 到 30 fs 范圍內(nèi)(參見(jiàn)表 8)。考慮到在第三諧波周?chē)赡艽嬖谙辔辉肼暤妮^小時(shí)鐘抖動(dòng)影響,該計(jì)算得 SNR 只是一種非常接近的估算結(jié)果。
表 8 445-fs 時(shí)鐘抖動(dòng)的 SNR 結(jié)果
表 9 濾波后及未濾波時(shí)鐘的測(cè)得SNR
結(jié)論
本文介紹了使用某個(gè)濾波或未濾波時(shí)鐘源時(shí),如何正確地估算數(shù)據(jù)轉(zhuǎn)換器的 SNR。表 9 概括了得到的結(jié)果。盡管時(shí)鐘輸入的帶通濾波器對(duì)于最小化時(shí)鐘抖動(dòng)是必要的,但實(shí)驗(yàn)表明它會(huì)降低時(shí)鐘轉(zhuǎn)換速率,并使 ADC 的孔徑抖動(dòng)降級(jí)。因此,最佳的時(shí)鐘解決方案應(yīng)包括一個(gè)限制相噪影響的帶通濾波器,以及一定的時(shí)鐘振幅放大和轉(zhuǎn)換速率,目的是最小化 ADC 的孔徑抖動(dòng)。
評(píng)論