如何驗證和分析復(fù)雜的串行總線鏈路模型

信號的更快傳輸速度和不斷縮小的幾何形狀要求有強大的數(shù)據(jù)鏈路應(yīng)用程序來支持在實時示波器上進行實況波形建模、測量和仿真。在設(shè)計方面，發(fā)射器和接收器位置采用先進均衡技術(shù)來應(yīng)對這些挑戰(zhàn)的趨勢。更小的形狀因子使信號存取更加困難，成為非理想的探測點。這會導(dǎo)致由于阻抗間斷性而在采集信號時產(chǎn)生損耗和反射，而在理想測量位置則不存在這種情況。

串行數(shù)據(jù)鏈路分析應(yīng)用程序允許用戶裝載測量電路的電路模型，其中包括測試和測量夾具以及用于采集DUT（被測器件）波形的儀器。這能幫助從采集波形去嵌（De-embed）由夾具和測試設(shè)備（如探頭和示波器）造成的損耗和反射。去嵌這些效應(yīng)能夠提高測量精度，并且有時直接關(guān)乎測試的通過或失敗。此外，鏈路分析應(yīng)用程序還允許用戶通過加載用于串行數(shù)據(jù)鏈路系統(tǒng)的通道模型來定義仿真電路，以便評價性能，無需使用實際鏈路硬件。

典型使用情景是通過夾具來采集待評價實際發(fā)射器電路的波形。這允許在沒有測量電路和仿真理想負載的條件下觀察發(fā)射器波形。同時，串行數(shù)據(jù)鏈路信真模型還能連接至發(fā)射器（TX），以評價遠端信號，而接收器（RX）模型可使用連續(xù)時間線性均衡器（CTLE）、前饋均衡器（FFE）以及決策反饋均衡器（DFE）或RX IBIS-AMI模型來模擬。信號仿真因此可在鏈路中的任何測試點進行，從而產(chǎn)生可用于其他應(yīng)用程序的實況波形輸出，以便測量信號質(zhì)量，包括抖動和眼圖分析。

圖1顯示了這種建模設(shè)置的一個實例。系統(tǒng)采集來自示波器的輸入波形，并對采集信號運用傳遞函數(shù)，以便獲得測試點波形。這些測試點允許用戶查看鏈路中任何點的波形，并在示波器顯示屏上顯示為實況波形。

圖1：Serial Data Link Analysis Visualizer（串行數(shù)據(jù)鏈路分析顯示器）應(yīng)用程序能夠在實時示波器中進行實時測量電路去嵌、串行數(shù)據(jù)鏈路元件仿真以及實況波形均衡。

確保充足的測試余量

隨著數(shù)據(jù)傳輸速率從5Gb/s向10Gb/s及更快水平邁進，每一ps和mV對確保充足的測試余量都很重要。目標是測量DUT而非用于采集信號的測試設(shè)備、夾具或電纜。例如，消除SMA電纜的效應(yīng)可顯著改善器件的余量。信號頻率越高，效果越顯著。

在下面的例子中，通過直接焊在測試板上的SMA連接器，使用一條SMA電纜采集一個8Gb/s PRBS7信號。目標是從測試板消除SMA電纜的效應(yīng)。這些效應(yīng)包括穿過電纜的損耗以及由于電纜及電纜連接件的阻抗失配而產(chǎn)生的任何反射。在能夠?qū)﹄娎|效應(yīng)進行去嵌之前，測量電路必須是已知的。這包括知道TX輸出阻抗、電纜模型及接收器（即示波器）的輸入阻抗。為簡單起見，假設(shè)TX輸出和RX輸入阻抗均為50Ω額定值。使用TDR或VNA可獲得SMA電纜的S參數(shù)模型，其可用于去嵌過程。

使用串行數(shù)據(jù)鏈路分析軟件，電纜的S參數(shù)被設(shè)置于去嵌模塊并啟用測試點Tp2。最終結(jié)果是消除了SMA電纜效應(yīng)的波形。反射及傳輸項可使用圖2所示的曲線進行快速驗證。反射系數(shù)以S11和S22表示，傳輸項以S21和S12表示。對于無源電路，正向和反向傳輸項是完全相同的，如圖2中的例子所示，如果不相同，則表明測量存在錯誤。

在本例中，SMA電纜的每條引線以兩個獨立的2端口S參數(shù)模型表示。

圖2：上圖是頻域2端口S參數(shù)曲線，顯示了SMA電纜的傳輸及反射項。對于無源電路，如本例中所示，正向和反向傳輸項完全相同。

盡管電纜損耗在4GHz基頻時只有1dB，但這仍然相當于信號的高頻含量減少約10%。另外還能明顯看到，隨著信號頻率增加，損耗也會增加，從而證明了電纜對DUT余量的影響。

上述每個S參數(shù)向量的時域脈沖響應(yīng)圖如圖3所示。這也是一個很有用的視圖，因為它顯示了傳輸項的時延。它還顯示了數(shù)據(jù)是否是在該時間間隔內(nèi)建立的，因為非如此不能保證S參數(shù)集的有效性。這些曲線是通過計算頻域S參數(shù)數(shù)據(jù)IFFT（快速傅里葉逆變換）而得到的。這常常需要把頻域數(shù)據(jù)外推至DC，有時需要外推至更高的理想Nyquist頻率。