基于DSP的數(shù)字存儲示波器的設計方案

2.3 供電電路的設計

數(shù)字存儲示波卡的電源主要分三部分，一部分給高速A/D轉換器供電，第二部分給FPGA供電，第三部分是給DSP芯片供電。考慮到成本和實用性等因素，使用比較常見的可調電源LM1117為A/D轉換器和FPGA供電。

A/D轉換器需要的額定供電電壓是+3.3V,單片A/D轉換器在正常工作的情況下的功率是689mV,故耗費的電流在210mA左右，LM1117的額定供電電流800mA,使用兩片可較好滿足要求。FPGA供電分為內核供電和IO端口供電。內核供電電壓為1.2V,由LM1117供電;IO端口可以進行包括1.5V、1.8V、2.5V、3.0V和3.3V等多種配置，其電源也同樣由LM1117來提供。示波卡的運算放大器和場效應管等器件所需的負電壓則由LM2991來提供。LM2991是輸出可調低壓差穩(wěn)壓器，輸出電壓調節(jié)范圍為-2V至-25V(輸出電流為1A)。

DSP需要工作在更穩(wěn)定的電壓下，在示波卡的設計中用到了由TI公司生產(chǎn)的雙電壓輸出芯片TPS70151.該芯片可以同時提供兩路不同的電壓，并且可以通過人為控制去改變上電順序。如圖4所示，兩路輸入VIN1和VIN2都被接到VDD5,VOUT1和VOUT2輸出3.3V和1.8V.SEQ可以用來控制上電順序，接地說明被置為低電平，那么VOUT1先輸出3.3V,直到VOUT1輸出電壓達到2.7V左右時，VOUT2才開始有輸出電壓。MR1和MR2被用來人為的設置輸入電壓1和輸入電壓2,可用于控制RESET的輸出電平，當兩個引腳的任何一個輸入電平為低時，那么RESET輸出低電平。其他的控制端與DSP芯片連接，那么我們可以通過在DSP中編寫C語言程序的方式達到對電源電壓的控制。

2.4 LCD顯示的設計

在本設計中，采用的LCD是FY43-4827-65K,具有480*272的高分辨率的彩色TFT顯示屏。采用16位標準8080總線接口方式、色彩支持65536色使圖像。超高的24MHz無等待總線讀寫速度，單點讀寫周期高達42ns,無需任何等待，可以和任何高速系統(tǒng)接口。獨有顯存更新窗口設定功能，用戶可任意指定讀寫區(qū)域。

對緩沖區(qū)的較高要求，示波卡需要對系統(tǒng)內存進行擴展，所以加入SDRAM作為顯示緩沖區(qū)，用于存儲臨時數(shù)據(jù)、中間結果。

LCD以ILI9320為控制器，ILI9230具有統(tǒng)一的時序邏輯(如圖5所示)和非常豐富的指令編碼，支持MSP430、51、DSP、FPGA等系列CPU.根據(jù)LCD控制器中不同的指令編碼和DSP中的數(shù)據(jù)端口定義，還可以自行設計對LCD的控制指令和編程方式，實現(xiàn)對LCD屏上顯示位置、顯示內容以及色彩的組合控制。

如圖6所示，DSP通過數(shù)據(jù)總線與SDRAM的數(shù)據(jù)交換，把處理后的數(shù)據(jù)送入顯示緩沖區(qū)中。同時DSP也可以通過控制總線向ILI9230發(fā)送指令，使其從SDRAM中讀取數(shù)據(jù)，并送入LCD顯示，這樣就完成了一個顯示的過程。

3.結束語

本文采用DSP與FPGA相互配合的方案，設計出了一種嵌入式數(shù)字存儲示波器。在無操作系統(tǒng)的情況下，實現(xiàn)波形處理和顯示以及鍵盤控制，提高了CPU的運行效率。在本方案中，F(xiàn)PGA作為前端的電路邏輯控制的核心，并做前期的一些數(shù)據(jù)處理;而DSP做作為本設計中整個系統(tǒng)的核心，示波器的濾波、差值過程以及顯示和控制功能均在DSP芯片上完成，數(shù)字存儲示波器的實時反映速度得到提高。通過實際的測試和使用，該示波器已基本達到了初期的設計要求，各項性能也達到了預定指標。