基于FPGA的CDMA調(diào)制/解調(diào)模塊設(shè)計(jì)

　　2.1 發(fā)射單元設(shè)計(jì)

　　發(fā)射單元主要包括偽隨機(jī)序列碼模塊(PN 碼發(fā)生器)，擴(kuò)頻模塊，BPSK調(diào)制模塊。

　　2.1.1 PN碼發(fā)生器

　　PN碼發(fā)生器采用m序列發(fā)生器的原理，m序列式最長(zhǎng)線性移位寄存器，是由移位寄存器加反饋后形成的。一個(gè)線性反饋移存器能產(chǎn)生m 序列的充分必要條件為：期特征多項(xiàng)式為本原多項(xiàng)式。本設(shè)計(jì)設(shè)計(jì)了一個(gè)7 級(jí)周期為127 的發(fā)生器，所選用的本原多項(xiàng)式為f (x) = 1 + x + x2 + x6,使用VHDL語(yǔ)言編寫。

　　2.1.2 擴(kuò)頻模塊

　　將PN碼發(fā)生器生成的m序列與輸入的數(shù)字信號(hào)進(jìn)行異或，完成擴(kuò)頻功能。擴(kuò)頻模塊的RTL圖如圖5所示。

　　圖5 擴(kuò)頻模塊RTL圖

　　2.1.3 BPSK調(diào)制模塊

　　調(diào)制模塊選擇了具有恒包絡(luò)特性的BPSK調(diào)制，它是通過(guò)基帶信號(hào)控制載波的相位，使得載波相位發(fā)生跳變的一種調(diào)制方式。當(dāng)碼元為‘1’時(shí)，調(diào)制后相位變?yōu)?80°，當(dāng)碼元為‘0',時(shí)，調(diào)制后相位變?yōu)?°，為此設(shè)計(jì)了BPSK 調(diào)制模塊，設(shè)計(jì)例化了兩個(gè)ROM,通過(guò)Matlab 生成。mif文件用來(lái)存放0°和180°的數(shù)據(jù)，另外還有地址選擇器，數(shù)據(jù)選擇器。

　　整個(gè)發(fā)射端的仿真圖如圖6所示，clk為系統(tǒng)時(shí)鐘，clk_bpsk 為進(jìn)行BPSK 調(diào)制的時(shí)鐘，datain 為輸入數(shù)據(jù)，m_out 為生成的m 序列，spre_out 為擴(kuò)頻后 的波形，bpsk_out為BPSK調(diào)制后的輸出。從結(jié)果可以明顯地看出輸出信號(hào)有兩次相位變化，一次是從0°~180°的跳變，另一次是從180°~0°的跳變，可以看到數(shù)據(jù)被正確的調(diào)制。

　　圖6 發(fā)射單元仿真圖

　　2.2 接收單元設(shè)計(jì)

　　為了驗(yàn)證設(shè)計(jì)系統(tǒng)的可行性，系統(tǒng)里設(shè)計(jì)了BPSK解調(diào)和解擴(kuò)模塊，并將發(fā)射端調(diào)制好的數(shù)據(jù)直接作為接收端的輸入數(shù)據(jù)。BPSK 解調(diào)模塊里同樣例化了一個(gè)ROM,存儲(chǔ)了相位為0°的數(shù)據(jù)，將通過(guò)載波同步后的數(shù)據(jù)與ROM的輸出數(shù)據(jù)進(jìn)行相乘，然后進(jìn)行抽樣判決，判決結(jié)果如圖7所示，圖中spre_out為發(fā)射端擴(kuò)頻完的數(shù)據(jù)，sam_out 為進(jìn)行抽樣判決后并延時(shí)了70 個(gè)clk_bpsk,目的是為了將數(shù)據(jù)恰好在數(shù)據(jù)始終的上升沿，p_out表示開始進(jìn)行解調(diào)輸出，從圖中可以看出判決延時(shí)后的數(shù)據(jù)恰好與擴(kuò)頻后的數(shù)據(jù)完全相同，只是延時(shí)了一段時(shí)間表示解調(diào)時(shí)間。

　　圖7 BPSK解調(diào)模塊結(jié)果圖

　　假設(shè)解擴(kuò)模塊里已進(jìn)行PN 碼的同步，此處只 是進(jìn)行了一定時(shí)間的延時(shí)，使其恰好與發(fā)射端PN 碼相同，然后與BPSK 解調(diào)后的數(shù)據(jù)進(jìn)行異或，得到輸出數(shù)據(jù)，結(jié)果如8 所示，sp_end 為解擴(kuò)完的數(shù)據(jù)，p_end 為標(biāo)志位表示開始進(jìn)行解擴(kuò)，datain 為輸入的原始數(shù)據(jù)，從圖中可以看出解擴(kuò)的數(shù)據(jù)域最初的原始輸入數(shù)據(jù)相同，只是有一段時(shí)間的延時(shí)，可看出系統(tǒng)進(jìn)行了正確的解調(diào)。

　　圖8 解調(diào)仿真圖

　　3 結(jié)語(yǔ)

　　本文設(shè)計(jì)了一個(gè)基于FPGA 的直接序列擴(kuò)頻系統(tǒng)的水聲通信調(diào)制/解調(diào)系統(tǒng)，目的在于使水聲無(wú)線通信中具有更強(qiáng)的抗干擾性和保密性，系統(tǒng)中包含了信號(hào)的擴(kuò)頻及BPSK 調(diào)制以及相應(yīng)的解調(diào)模塊，并且在Modelsim 仿真軟件上驗(yàn)證成功。雖然BPSK 調(diào)制相對(duì)于2FSK,2ASK 具有帶寬窄、頻率高、抗干擾性強(qiáng)等優(yōu)點(diǎn)，廣泛的應(yīng)用于中高速通信中。但是在更高速的通信系統(tǒng)中，BPSK調(diào)制已經(jīng)不能滿足頻帶利用率和系統(tǒng)的有效性等要求，故基本采用多進(jìn)制調(diào)相系統(tǒng)。此外，絕對(duì)調(diào)相系統(tǒng)會(huì)產(chǎn)生倒相現(xiàn)象，因此應(yīng)該考慮采用相對(duì)相位調(diào)相系統(tǒng)，基于該思路的水聲無(wú)線通信一定會(huì)有更好的應(yīng)用前景。