羅姆SiC評(píng)估板測(cè)評(píng)：基于碲化鎘弱光發(fā)電玻璃的高效功率變換技術(shù)研究

感謝ROHM公司提供的P02SCT3040KR-EVK-001評(píng)估板，有幸參與評(píng)估板的測(cè)試。拿到評(píng)估板的第一感覺就是扎實(shí)，評(píng)估板四層PCB的板子厚度達(dá)到了30mm；高壓區(qū)域也有明顯的標(biāo)識(shí)。

隨箱附贈(zèng)了四顆SiC MOSFET，分別是TO247-3封裝的SCT3040KL和TO247-4封裝的SCT3040KR，器件都是1200V、55A的管子，驅(qū)動(dòng)電壓可以達(dá)到22V和-4V，推薦驅(qū)動(dòng)電壓是18V和0V，這個(gè)相比于現(xiàn)有的需要負(fù)壓關(guān)斷的SiC而言，可以簡(jiǎn)化電源結(jié)構(gòu)，好評(píng)。

由于SiC MOSFET的導(dǎo)通關(guān)斷時(shí)間會(huì)相對(duì)較短，因?yàn)椴捎瞄_爾文源極的封裝，可以消除功率電流回路對(duì)驅(qū)動(dòng)回路的干擾，減小振蕩，降低驅(qū)動(dòng)損耗。對(duì)于提升SiC MOSFET的可靠性。該套評(píng)估板在設(shè)計(jì)時(shí)候提供了兩類封裝的安裝位置，方便比較兩類封裝的差別。

首先看一下控制信號(hào)的邏輯關(guān)系，該評(píng)估板提供了兩種信號(hào)控制方式，Single-CLK和Dual/DP-CLK兩種輸入，利用JP201接線端進(jìn)行選擇。

Single-CLK模式是，僅需要將EMABLE引腳使能，給IN_CLK輸入驅(qū)動(dòng)信號(hào)即可，通過圖中的邏輯轉(zhuǎn)換生成HS和LS的驅(qū)動(dòng)信號(hào)，而且通過加入RC電路實(shí)現(xiàn)延遲觸發(fā)，提供驅(qū)動(dòng)信號(hào)的死區(qū)時(shí)間。

下圖為Single-CLK模式下的驅(qū)動(dòng)電壓測(cè)試波形。其中Ch1：Vgs_LS，Ch2：Vgs_HS，Ch4：IN_CLK。測(cè)試頻率從20kHz測(cè)試到200kHz，驅(qū)動(dòng)信號(hào)上升沿到驅(qū)動(dòng)電壓Vgs_HS的上升沿時(shí)間間隔為1.7μs。

Single-CLK的出廠的死區(qū)時(shí)間大約為300ns。

此外實(shí)際測(cè)試中也發(fā)現(xiàn)，在采用Single-CLK的控制模式，由于HS和LS是經(jīng)過延遲觸發(fā)生成的，所以在INCLK沒有信號(hào)輸入時(shí)，LS的驅(qū)動(dòng)電壓是一直導(dǎo)通的狀態(tài)。

下面測(cè)試一下，Dual/DP-CLK模式的信號(hào)輸入。在使用Dual/DP-CLK模式下，需要通過H(L)S_ALOW和IN_H(L)_CLK共同控制，在手冊(cè)中的描述為：

所以，這里可以使用兩種控制模式，一是ALOW直接默認(rèn)下拉，IN_H_CLK輸入高電平，HS導(dǎo)通，相當(dāng)于正邏輯控制；另一種是ALOW接到”H”電平，IN_H_CLK在低電平時(shí)HS導(dǎo)通，此時(shí)IN_H_CLK相當(dāng)于反邏輯控制。

下圖是ALOW下拉，IN_H(L)_CLK輸入驅(qū)動(dòng)信號(hào)后的輸出驅(qū)動(dòng)電壓。其中Ch1：Vgs_LS，Ch2：Vgs_HS，Ch3：IN_L_CLK，Ch4：IN_H_CLK。

看了一下信號(hào)延遲，在直接用IN_H(L)_CLK輸入驅(qū)動(dòng)信號(hào)下，傳輸延遲時(shí)間在400ns左右。

下面是才采用反邏輯的驅(qū)動(dòng)測(cè)試，這也是手冊(cè)推薦在做雙脈沖采用的控制方式。Ch1：Vgs_LS，Ch3：IN_L_CLK。開通和關(guān)斷過程的傳輸延遲有所增加，達(dá)到近1μs的時(shí)間。

在實(shí)際測(cè)試的時(shí)候發(fā)現(xiàn)，如果采用這種ALOW和IN_H(L)_CLK的驅(qū)動(dòng)邏輯，會(huì)存在上下橋臂直通的現(xiàn)象。包括IN_H_CLK和IN_L_CLK的輸入信號(hào)一致、IN_H_CLK和IN_L_CLK存在信號(hào)重疊部分時(shí)，都會(huì)導(dǎo)致半橋橋臂直通的現(xiàn)象。

針對(duì)上面的問題，查看了一下驅(qū)動(dòng)信號(hào)的邏輯控制電路，發(fā)現(xiàn)在產(chǎn)生給后級(jí)驅(qū)動(dòng)芯片BM6101FV-CE2的INA引腳的INA_HS和INS_LS的信號(hào)是經(jīng)過多次與非運(yùn)算得到的，其信號(hào)邏輯是 和 ，所以在輸入信號(hào)完全一致相同時(shí)，會(huì)導(dǎo)致INA引腳信號(hào)直接的拉低，因此Dual/DP-CLK模式只適合單器件工作控制。

因?yàn)闀r(shí)間較為倉(cāng)促，只進(jìn)行了先相關(guān)驅(qū)動(dòng)電路的測(cè)試，后續(xù)也將針對(duì)ROHM的SiC MOSFET器件性能和評(píng)估板的運(yùn)行保護(hù)功能做更為詳盡的測(cè)試。非常感謝ROHM公司提供的P02SCT3040KR-EVK-001評(píng)估板，為后續(xù)應(yīng)用SiC MOSFET器件進(jìn)行產(chǎn)品設(shè)計(jì)，提供參考和設(shè)計(jì)經(jīng)驗(yàn)，讓我們對(duì)SiC MOSFET器件的性能有了更為直觀的體驗(yàn)。