三維封裝DDR2存儲器VD2D4G72XB191XX3U6測試

作者：湯凡,占連樣,陳像,王鑫,王烈洋(珠海歐比特宇航科技股份有限公司,珠海 519080) 時間：2022-05-31 來源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

編者按：DDR2 SDRAM具有速度快、價格便宜、容量大的特點(diǎn)，應(yīng)用非常廣泛。通過采用三維封裝技術(shù)將5片數(shù)據(jù)位寬為16 bits的DDR2 SDRAM芯片封裝成一個存儲模塊VD2D4G72XB191XX3U6，在不額外占用PCB面積的情況下，提高了存儲容量，并將位寬擴(kuò)展到72 bits。

摘要：與其它存儲器相比DDR2 SDRAM操作較為復(fù)雜，封裝成一個位寬72bit的模塊后，測試難度進(jìn)一步增加，針對這一問題，本文提出了基于Magnum 2測試系統(tǒng)的DDR2SDRAM存儲模塊VD2D4G72XB191XX3U6的測試方法，對直流參數(shù)、交流參數(shù)以及功能進(jìn)行了測試，論述了測試的關(guān)鍵技術(shù)。

本文引用地址：http://m.butianyuan.cn/article/202205/434701.htm

DDR2 SDRAM 以高速、大容量著稱，但是缺點(diǎn)也很明顯，操作復(fù)雜、掉電丟失數(shù)據(jù)、需定時刷新，這給測試帶來了不小的難度。尤其是在航空航天領(lǐng)域，對小型化要求比較高，產(chǎn)生了一種利用三維封裝的技術(shù)將多片芯片垂直堆疊制作成一個存儲模塊，這樣在不占用額外PCB 面積的情況下增大了容量。VD2D4G72XB191XX3U6 就是利用該技術(shù)制作而成，在增加容量的同時，將數(shù)據(jù)位寬從16 bit 擴(kuò)展到72 bit，滿足了用戶的特殊要求。

同時為了應(yīng)對航空航天對可靠的特別要求，需要對DDR2 SDRAM 進(jìn)行覆蓋性測試[1]，即對芯片內(nèi)部每個存儲單元進(jìn)行不同pattern 的讀寫測試，測試驗(yàn)證的同時還需要兼顧時間效益，經(jīng)濟(jì)效益。本文介紹了基于MagnumII 存儲器測試系統(tǒng)對DDR2 SDRAM 存儲模塊VD2D4G72XB191XX3U6 的直流參數(shù)、交流參數(shù)和功能覆蓋性測試的方案。

1 MagnumII 存儲器測試系統(tǒng)^[2]

Magnum II 存儲器測試系統(tǒng)是Teradyne 公司生產(chǎn)的存儲器專用測試系統(tǒng)，每個Site Assembly Board 具有128 數(shù)字通道，每個測試通道均有獨(dú)立的時序和電平。Magnum II 測試系統(tǒng)有著強(qiáng)大的算法向量生成器APG（Algorithmic Pattern Generator），最大能夠支持24 bit行選、24 bit 列選、36 bit 數(shù)據(jù)位寬和18 個片選。

2 VD2D4G72XB191XX3U6存儲器結(jié)構(gòu)

VD2D4G72XB191XX3U6 的拓?fù)浣Y(jié)構(gòu)如圖1 所示，內(nèi)部采用5 片ISSI 公司生產(chǎn)的IS43DR16640B 芯片，單顆芯片容量為64 M×16 bits，分3 層進(jìn)行疊裝，通過灌封、切割、金屬化、激光雕刻等工序生產(chǎn)而成。內(nèi)部5 個芯片的片選（#CE）、地址總線[A12:0] 合并引出，數(shù)據(jù)總線DQ[71:0] 并聯(lián)引出，將5 片數(shù)據(jù)寬度為16 bit的芯片擴(kuò)展成為72 bits 的存儲模塊，其主要特性如下：

● 總?cè)萘浚?G bit；

● 工作電壓：1.8 V±0.1 V；

● 數(shù)據(jù)寬度：72 bit；

● 時鐘頻率：333 MHz；

● BL：4，8；

● 刷新周期：64 ms；

● 封裝形式：SOP70。

3 初始化

DDR2 SDRAM 產(chǎn)品在上電使用前需進(jìn)行初始化，并對模式寄存器（Mode Register）進(jìn)行配置，確定所需要的突發(fā)長度（Burst Length）、突發(fā)類型（Burst Type）、CAS 延時等。初始化時需遵循以下步驟^[3]：

Step1：上電后保持CKE 和ODT 低電平，VDD 電壓上升時間應(yīng)小于200 ms；

Step2：保持穩(wěn)定時鐘；

Step3：電壓穩(wěn)定不少于200 us 后，CKE 才能置為邏輯高電平，同時發(fā)送NOP 或Deselect 命令；

Step4：等待400ns，等待時只能發(fā)送NOP或Deselect 命令，發(fā)送Precharge All 命令；

Step5：配置EMR2；

Step6：配置EMR3；

Step7：配置EMR 使能DLL；

Step8：配置MR，復(fù)位DLL；

Step9：發(fā)送Precharge All 命令；

Step10：發(fā)送兩次以上的Auto-Refresh 命令；

Step11：配置MRS，A8 = 0；

Step12：等待200 個周期，執(zhí)行OCD 校準(zhǔn)；

Step13：DDR2 SDRAM 產(chǎn)品初始化完成。

具體時序見下圖：

圖2 初始化和配置模式寄存器時序

模式寄存器（MR）的配置參數(shù)見圖3。

圖3 模式寄存器（MR）配置參數(shù)

擴(kuò)展模式寄存器1（EMR1）的配置參數(shù)見圖4 。

圖4 擴(kuò)展模式寄存器1（EMR1）

擴(kuò)展模式寄存器2（EMR2）的配置參數(shù)見圖5。

圖5 擴(kuò)展模式寄存器2（EMR2）

擴(kuò)展模式寄存器3（EMR3）的配置參數(shù)見圖6。

圖6 擴(kuò)展模式寄存器3（EMR3）

4 直流參數(shù)測試

直流參數(shù)測試主要包括：開/ 短路測試（O/S）；連通性測試（continuity），通過測試每個引腳內(nèi)部保護(hù)二極管的管壓降是否正常來判斷引腳的連通性是否正常，一般來說測試時必須先進(jìn)行連通性測試；輸入漏電流（ILIH/ILIL）和輸出漏電流（ILOH/ILOL）是在電源電壓為0 時，輸入引腳和輸出引腳施加高電平和低電平的電流，該電流反映的是引腳之間的直流阻抗；IDD 測試的是芯片工作時或休眠時消耗的電流，該電流反映的是芯片的功耗；輸出高/ 低電平測試（VOH/VOL）測試的是DQ 引腳在輸出高電平和輸出低電平時的電壓大小。

5 交流參數(shù)測試

交流參數(shù)表征的是芯片的工作性能，一般用搜索法來測試交流參數(shù)，下面以在Magnum 2 測試系統(tǒng)上測試t_AC參數(shù)為例來介紹測試機(jī)如何進(jìn)行交流參數(shù)的測試，t_AC時鐘上升沿到數(shù)據(jù)輸出延時（Address to Output Delay），該參數(shù)越小則產(chǎn)品響應(yīng)速度越快。

搜索法的具體思路為假設(shè)t₀時刻地址有效，隨后在t₀+t_STEP進(jìn)行讀數(shù)據(jù)，如果讀取成功，則t_AC=t₀+t_STEP，如果讀取失敗則在t₀+2t_STEP時讀取數(shù)據(jù)，如此循環(huán)直到讀取成功為止。搜索法比較簡單，t_STEP的大小決定了測試的精度，如果t_STEP設(shè)置的比較小，那么測試耗用的時間勢必較長。

測試前現(xiàn)將芯片裝載到測試夾具上，然后將夾具安裝到測試系統(tǒng)的測試板（Loadboard）上，見圖7。Magnum 2 的測試軟件是在VC 下編寫的，文件pin_assignments.cpp 中定義芯片的各引腳，并定義引腳與Magnum 2 系統(tǒng)測試通道的連接關(guān)系，這樣就實(shí)現(xiàn)了芯片與測試系統(tǒng)的連接。在文件voltage.cpp 中定義電源電壓、輸入高低電平的電壓值以及DQ 引腳的負(fù)載電流，文件timing.cpp 中定義的是各引腳在每個周期（Cycle）中的波形，文件pin_scramble.cpp 中定義的是各引腳與向量生成器（APG）的連接關(guān)系，以上就完成了交流測試前的配置工作。