基于FPGA的NAND FLASH壞塊表的設(shè)計(jì)與實(shí)現(xiàn)

0 引言

隨著技術(shù)的發(fā)展，越來(lái)越多的電子設(shè)備的數(shù)據(jù)采用NAND FLASH 芯片存儲(chǔ)產(chǎn)生的大量數(shù)據(jù)。在傳統(tǒng)的電路設(shè)計(jì)中，常用ARM、DSP 等處理器來(lái)用于NANDFLASH 的接口。但是隨著實(shí)時(shí)性要求的提高，越來(lái)越多的設(shè)備中采用了FPGA 來(lái)對(duì)NAND FLASH 進(jìn)行壞塊管理，釋放處理器任務(wù)資源。

由于NAND FLASH 的特點(diǎn)，NAND FLASH 不可避免地會(huì)有壞塊產(chǎn)生，使用NAND FLASH 時(shí)，需要對(duì)壞塊進(jìn)行管理，建立壞壞表（以下簡(jiǎn)稱(chēng)“BBT”）。一般處理管理BBT 的方法，是采用建立數(shù)組的方式，將檢測(cè)到的壞塊編號(hào)記錄在數(shù)組中，在操作NAND FLASH 時(shí)，對(duì)將要操作的塊的編號(hào)與BBT 的數(shù)據(jù)進(jìn)行對(duì)比，如果是壞塊，則跳過(guò)該塊，不使用。但是這是建立數(shù)組的方法并不適用于FPGA 的設(shè)計(jì)操作，本文根據(jù)FPGA 的特點(diǎn)，利用FPGA 的Block RAM 資源，提出了一種壞塊檢測(cè)、存儲(chǔ)的方法。

1 電路說(shuō)明

1.1 NAND Flash芯片說(shuō)明

NAND Flash芯片使用型號(hào)是三星公司的K9K8G08U0A，單片容量為1 G×8 Bit。該芯片總共有8 192 塊，每塊中含有64 頁(yè)，每頁(yè)共2 112 個(gè)字節(jié)（前2 048 個(gè)為主存儲(chǔ)空間，后64 個(gè)為擴(kuò)展存儲(chǔ)空間）。芯片的讀寫(xiě)操作均以頁(yè)為單位進(jìn)行。芯片容量結(jié)構(gòu)如圖1 所示。

圖1 NAND Flash內(nèi)部存儲(chǔ)空間結(jié)構(gòu)圖

其中，NAND Flash 芯片分為列地址（Column Address）和行地址（Row Address），列地址用于每頁(yè)中的字節(jié)尋址，行地址用于芯片的塊、頁(yè)的尋址，其中行地址的A18~A30 為芯片的塊地址。

1.2 FPGA電路說(shuō)明

FPGA 使用型號(hào)為Xilinx（現(xiàn)AMD）公司Virtex II系列的XC2V1000，芯片內(nèi)部有5 120 個(gè)Slice、40 個(gè)乘法器、720 kbit 的RAM 模塊資源，8 個(gè)DCM 時(shí)鐘管理模塊。其主要參數(shù)如圖2 所示。

圖2 FPGA芯片說(shuō)明

2 壞塊表設(shè)計(jì)

2.1 壞塊表檢測(cè)機(jī)理

根據(jù)NAND FLASH 芯片的檢測(cè)原理，芯片出廠后的壞塊檢測(cè)需要檢測(cè)芯片每個(gè)部分的頁(yè)1和頁(yè)2中列地址為2 048的存儲(chǔ)的數(shù)據(jù)值。若值為0xFF，則該部分為好塊；若值不為0xFF，則該部分為壞塊。NANDFLASH 壞塊檢測(cè)流程如圖3所示。

2.2 壞塊表的設(shè)計(jì)思路

根據(jù)FPGA 的應(yīng)用特點(diǎn)，本次NAND Flash 的壞塊表采用對(duì)所有塊建立壞塊信息的方式，建立一個(gè)完整的塊狀態(tài)信息表，即每一個(gè)塊用1 個(gè)Bit 表征其是否是好塊還是壞塊，定義為：0 代表該塊是良好的，1 代表該塊是故障的。本設(shè)計(jì)中，NAND Flash 有8 192 個(gè)塊，用8 192 個(gè)Bit 代表每個(gè)塊的狀態(tài)信息，正好用一個(gè)1 024×8 bit 的RAM 對(duì)所有的壞塊表數(shù)據(jù)位進(jìn)行存儲(chǔ)，壞塊表存儲(chǔ)示意圖見(jiàn)圖4。

2.3 壞塊表的存儲(chǔ)

在本設(shè)計(jì)中，NAND FLASH的壞塊表儲(chǔ)存在NAND FLASH的第1 塊的第1 頁(yè)處。第1 塊只用于壞塊表的存儲(chǔ)，不再用于存儲(chǔ)其他數(shù)據(jù)，壞塊表在第1 塊中的位置見(jiàn)圖5。

2.4 壞塊表的建立流程

NAND FLASH 在使用時(shí)，初次上電后，寫(xiě)入數(shù)據(jù)之前需要對(duì)芯片的塊的好壞進(jìn)行掃描，從而得到壞塊表。在本型號(hào)中，NAND FLASH 的出廠壞塊信息需要查詢(xún)每個(gè)塊的第1 個(gè)頁(yè)和第2 個(gè)頁(yè)中的列地址為2 048 的空間上數(shù)據(jù)是否都為“0xFF”，數(shù)據(jù)為“0xFF”，則當(dāng)前塊為好塊，否則當(dāng)前塊為壞塊。

壞塊表的建立的狀態(tài)機(jī)流程如圖6 所示：上電后，狀態(tài)機(jī)從狀態(tài)1 跳轉(zhuǎn)至狀態(tài)2，讀取第一塊中的數(shù)據(jù)，判斷是否為數(shù)據(jù)頭0xAA、0x55、0xAA、0x55、0xAA、0x55、0xAA、0x55。如果數(shù)據(jù)頭相符，則狀態(tài)跳轉(zhuǎn)至11，直接讀取壞塊表到RAM，建立起壞塊表信息。如果讀到的數(shù)據(jù)頭與上述的數(shù)據(jù)頭不相符，則意味NAND FLASH 未存在壞塊表，需要建立壞塊表。狀態(tài)機(jī)狀態(tài)依次跳轉(zhuǎn)至狀態(tài)4、狀態(tài)5、狀態(tài)6，即狀態(tài)機(jī)對(duì)當(dāng)前塊的中的第1 頁(yè)和第2 頁(yè)的中列地址為2 048 的空間進(jìn)行訪問(wèn)，根據(jù)讀值判別當(dāng)前塊是否為壞塊，如果是壞塊將對(duì)應(yīng)的寄存器位置1。當(dāng)掃描完8 個(gè)塊，狀態(tài)機(jī)跳轉(zhuǎn)至狀態(tài)7，則將8 個(gè)塊的壞塊信息寫(xiě)入RAM；當(dāng)未掃描滿(mǎn)8 個(gè)塊，狀態(tài)機(jī)跳轉(zhuǎn)至狀態(tài)8，塊地址加1，對(duì)下一個(gè)塊進(jìn)行檢測(cè)。當(dāng)所有的8 092 個(gè)塊都被檢測(cè)后，則狀態(tài)機(jī)跳轉(zhuǎn)至狀態(tài)10，將數(shù)據(jù)頭以及RAM 數(shù)據(jù)全部寫(xiě)入NAND FLASH 的第0 塊，至此，初始?jí)膲K表建立完成。

壞塊表建立完成后，壞塊信息存在RAM 中，在正常存取操作時(shí)，就可以直接讀取RAM 模塊，獲取壞塊信息。

當(dāng)電路下電，再次上電后，狀態(tài)機(jī)就可以從塊0 中讀取到數(shù)據(jù)頭，跳過(guò)初次壞塊表的建立過(guò)程，狀態(tài)機(jī)從第1 塊中繼續(xù)讀取到壞塊表，加載到RAM 中，完成后交其他模塊進(jìn)行后續(xù)的操作。

3 驗(yàn)證情況

為驗(yàn)證是否正確的建立和存儲(chǔ)壞塊表，需要將壞塊表的處理模塊嵌入FPGA 的中整個(gè)NAND FLASH 的接口控制器中，驗(yàn)證的電路如圖7 所示。壞塊表處理模塊與1 個(gè)1 024×8 Bit 的RAM 連接，該RAM 用于存儲(chǔ)壞塊表。NAND FLASH 接口模塊根據(jù)NAND FALSH芯片的讀寫(xiě)接口時(shí)序設(shè)計(jì)，包含基本的Read 模塊，Write 模塊和擦除模塊。NAND FLASH 接口模塊受壞塊表處理模塊的控制。正常工作模塊在壞塊表處理模塊工作完成之后開(kāi)始工作，通過(guò)UART 接收上位機(jī)的命令，控制NAND FLASH 接口模塊與NAND FLASH 交聯(lián)；同時(shí)，正常工作模塊也通過(guò)UART 上報(bào)數(shù)據(jù)和信息給上位機(jī)。

驗(yàn)證時(shí)，通過(guò)上位機(jī)發(fā)送讀取命令，正常工作模塊控制NAND FLASH 接口模塊將NAND FLASH 塊0 中的內(nèi)容讀取出來(lái)，從而判斷是否正確地建立了壞塊表，見(jiàn)圖8。

圖8 壞塊表

通過(guò)讀取內(nèi)容發(fā)現(xiàn)，新板卡中的NAND FLASH 成功地建立了壞塊表，本測(cè)試電路中NAND FLASH 芯片有1 個(gè)壞塊，為第1 761 塊。

4 結(jié)束語(yǔ)

通過(guò)驗(yàn)證證明，本文設(shè)計(jì)的基于FPGA 的壞塊表設(shè)計(jì)方式能夠正確地實(shí)現(xiàn)壞塊表建立和存儲(chǔ)，壞塊表能夠方便地被FPGA 使用，壞塊表能完整地表征整個(gè)NANDFLASH 芯片的塊的狀態(tài)，RAM 結(jié)構(gòu)能很靈活方便地在FPGA 中進(jìn)行調(diào)用，滿(mǎn)足對(duì)FPGA 對(duì)NAND FLASH 芯片的控制需要。

參考文獻(xiàn)：

[1] 舒文麗,吳云峰.基于NAND FLASH的海量存儲(chǔ)器的設(shè)計(jì)[J].電子器件,2012,2(35):44-46.

[2] 趙亞慧.基于NAND Flash的高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)[J].電光與控制,2016,5(23):37-40.

[3] 喬亞飛,,李華旺.基于FPGA的星載NAND FLASH控制器的設(shè)計(jì)[J].電子設(shè)計(jì)工程 2018,7(26):29-32.

[4] 周浩,王浩全.基于FPGA和NAND FLASH的便攜式信號(hào)采集系統(tǒng)設(shè)計(jì)[J].測(cè)控技術(shù)與儀器儀表,2018,44(9):82-86.

[5] 張?chǎng)?崔建杰.一種多通道NAND FLASH陣列的壞塊管理方案[J].電子器件,2014,10(37):33-36.

[6] 喬立巖,張鵬.一種新型NAND FLASH 壞塊管理算法的研究與實(shí)現(xiàn)[J].電子測(cè)量技術(shù), 2015,11(38):19-21.

（本文來(lái)源于《電子產(chǎn)品世界》雜志2022年12月期）