五個延續(xù)摩爾定律的方法

摩爾定律是1965年，由時(shí)任Fairchild半導(dǎo)體公司研發(fā)主管的Gordon Moore所提出的概念最初的定義是以最佳成本整合進(jìn)芯片的晶體管每年會倍增。而Moore創(chuàng)辦英特爾之后，修改了相關(guān)概念，變成電腦芯片的晶體管每兩年會倍增，而這也成為我們熟知的摩爾定律。

圖說：過去幾十年的半導(dǎo)體發(fā)展路徑，基本都遵照著摩爾定律的方向走。

摩爾定律在過去幾十年的時(shí)間里很好的發(fā)揮了作為芯片技術(shù)發(fā)展基準(zhǔn)的作用，但隨著晶體管制程發(fā)展的困難度越來越高，也開始有人宣稱該定律已經(jīng)不適合未來半導(dǎo)體的發(fā)展。而首先跳出來說該定律已死的，其實(shí)就是英特爾自家。由于英特爾過去幾年在發(fā)展10nm技術(shù)遇到困難，因此只能依靠14nm制程不斷調(diào)整，但制程技術(shù)無法前進(jìn)，代表芯片上的晶體管密度就很難有大幅成長，也因此對英特爾來說，摩爾定律成為遙不可及的目標(biāo)。

然而英特爾停滯不前，其在芯片制造方面的對手，也就是臺積電、三星等，卻未必認(rèn)同，二者都已經(jīng)量產(chǎn)7nm EUV制程芯片，在晶體管密度方面已經(jīng)遠(yuǎn)遠(yuǎn)超出英特爾所能達(dá)到的量級，英特爾隨后雖也宣稱其10nm正式量產(chǎn)(晶體管密度約等同于7nm)，但已經(jīng)晚了好幾步。

另一方面，NVIDIA執(zhí)行長黃仁勛也在CES發(fā)布會上公開表示摩爾定律已死，他的論點(diǎn)比較偏向英特爾，認(rèn)為未來制程發(fā)展空間有限，很難再把那么多晶體管塞進(jìn)空間有限的芯片中，應(yīng)該要轉(zhuǎn)而追求架構(gòu)的革新。

當(dāng)然，目前的晶體管制造技術(shù)或者是應(yīng)用方向，是否還能符合當(dāng)初摩爾所制訂的”定律”，其實(shí)有不小的討論空間，摩爾定律是否已死亦成為近年來最受人關(guān)注的議題之一，雖然不少人認(rèn)為摩爾定律該退役了，但也有不少人認(rèn)為摩爾定律還大有可為，而認(rèn)為摩爾定律未死的其中之一，就是臺積電。

那么包含臺積電的制程技術(shù)在內(nèi)，還有哪些發(fā)展方向最有可能延續(xù)摩爾定律的幾個技術(shù)發(fā)展方向?以下提出五種供各位讀者參考。

1.可延續(xù)至0.1nm的制程發(fā)展

在臺灣的SEMICON 2019大會上，臺積電研發(fā)負(fù)責(zé)人黃漢森延續(xù)之前臺積電全球市場部主管Godfrey Cheng曾發(fā)表過的文章看法，認(rèn)為摩爾定律還未死。Godfrey Cheng認(rèn)為，如果以計(jì)算性能成長為指標(biāo)，那么過去幾年包含GPU、AI芯片，這種借由芯片架構(gòu)的改善來達(dá)到的計(jì)算能量成長要更驚人。

過去是CPU等傳統(tǒng)架構(gòu)很大一部分是以晶體管的密度來決定性能的增長，其實(shí)這種概念已經(jīng)有點(diǎn)老舊了，未來應(yīng)該要更重視架構(gòu)的革新，但如果要回到晶體管密度這種單純定義上，那么要維持單一芯片兩年密度倍增的的軌跡，其實(shí)難度不大(對臺積電而言)。

而黃漢森更進(jìn)一步的表示，未來臺積電的制程密度將有可能達(dá)到0.1nm，而搭配納米碳管技術(shù)，可以將制程工藝微縮到0.1nm的大小，這時(shí)的晶體管約等同于氫原子的大小。而他表示，7nm已經(jīng)是成熟制程，5nm也即將量產(chǎn)，而3nm亦箭在弦上，目前臺積電也已經(jīng)在發(fā)展2nm的技術(shù)，未來數(shù)十年，摩爾定律仍將在半導(dǎo)體產(chǎn)業(yè)持續(xù)下去。

當(dāng)然，黃漢森也表示，未來芯片的設(shè)計(jì)不是只講求單一芯片的晶體管規(guī)模，而是要從功能整合，或者是應(yīng)用場景去看，純粹以密度發(fā)展為定義的摩爾定律雖仍可持續(xù)，但未來也應(yīng)該要針對新型態(tài)的芯片設(shè)計(jì)設(shè)計(jì)出全新的定義。

2.3D封裝技術(shù)整合異構(gòu)計(jì)算

封裝技術(shù)是半導(dǎo)體制程的重要角色，也是決定計(jì)算應(yīng)用場景的關(guān)鍵技術(shù)，目前仍在制程技術(shù)持續(xù)努力的晶圓制造商，基本都已經(jīng)認(rèn)清制程脫離不了封裝，紛紛跳下來做封裝的業(yè)務(wù)，而封裝技術(shù)也從傳統(tǒng)的2D拼圖，開始轉(zhuǎn)成3D立體堆疊，畢竟土地有限，蓋高樓才能容納更多住戶已經(jīng)是不變的真理。

圖說：3D封裝已經(jīng)成為未來提升芯片密度、功能與性能的必備手段。

英特爾在去年底的技術(shù)日揭示了其最新的3D封裝技術(shù)Foveros，其在概念上就是要通過更靈活的不同功能芯片顆粒的組合調(diào)配，突破傳統(tǒng)的一個芯片只能通過同一個制程來完成的限制，讓不同功能芯片顆粒都能用其具備最佳成本、效能的制程制造，最后在封裝階段再組合起來，而因?yàn)橛⑻貭栐阢@孔、貼合、拼裝方面的技術(shù)發(fā)展有其心得，因此希望通過這個封裝技術(shù)來讓英特爾的產(chǎn)品可以跨越到更多的計(jì)算領(lǐng)域之中。

臺積電這方面則是推出接近3D封裝層次的SoIC封裝，SoIC 是一種創(chuàng)新的多芯片堆棧技術(shù)，主要是針對 10nm以下的制程技術(shù)進(jìn)行晶圓級接合，SoIC技術(shù)的最大特色是沒有突起的鍵合結(jié)構(gòu)，因此運(yùn)作性能將會更優(yōu)秀。而SoIC在功能特性上就與英特爾的Foveros技術(shù)大同小異，同樣標(biāo)榜可以把很多不同性質(zhì)的芯片整合在一起。

三星目前已經(jīng)提供2.5D封裝的I-Cube技術(shù)，同時(shí)也計(jì)劃在2019年推出3D SiP(System In Package)，力圖壓倒臺積電。

通過立體堆疊的方式，單一芯片可以放進(jìn)更多的晶體管，甚至完全不同制程的芯片顆粒也能封在一起，這也突破了傳統(tǒng)的芯片制造概念。而通過3D封裝技術(shù)，制造端可以制造較小規(guī)模晶體管的芯片顆粒，但通過對不同顆粒的堆疊封裝，就可以變成超大規(guī)模的單一芯片，摩爾定律所定義的單一芯片晶體管密度成長曲線，對這類封裝技術(shù)而言根本不算挑戰(zhàn)。

3.石墨烯、納米碳管等新材料進(jìn)入半導(dǎo)體

圖說：納米碳管是推動未來半導(dǎo)體制程前進(jìn)0.1nm的重要技術(shù)

新材料對于制程技術(shù)的發(fā)展同樣重要，由于制程密度越高，其承受的量子物理現(xiàn)象也就越難掌控，而更重要的是，晶體管設(shè)計(jì)必須讓電子以設(shè)計(jì)者想要的方向跑，傳統(tǒng)的硅其實(shí)在微縮的過程中已經(jīng)遇到過很多問題，因此，必須添加很多不同的材料來改善傳統(tǒng)半導(dǎo)體材料的導(dǎo)電特性，而要進(jìn)入3nm，就必須導(dǎo)入新的材料，根據(jù)三星以及臺積電的路線圖，這種新材料在進(jìn)入2nm之后也會遇到瓶頸。而臺積電也說明，通過納米碳管，1.2nm成為可能，未來制程甚至可繼續(xù)發(fā)展至0.1nm。

4.硅光子

半導(dǎo)體的形式還有很多種，除了傳統(tǒng)堆晶體管，以控制電子為方法的傳統(tǒng)芯片設(shè)計(jì)，近來還有利用光來計(jì)算的芯片型態(tài)，由中國年輕科學(xué)家沈亦晨所創(chuàng)辦的Lightelligence，就以光來代替電子，完成了計(jì)算工作。

圖說：Lightelligence正在發(fā)展的光子計(jì)算，或?qū)⒅貙懩柖伞?/p>

光在半導(dǎo)體領(lǐng)域其實(shí)并不罕見，但過去多被用來作為數(shù)據(jù)傳輸?shù)妮d體，而不是計(jì)算工作，若光子計(jì)算能夠成為主流計(jì)算的一部份，或者是取代傳統(tǒng)半導(dǎo)體計(jì)算形式，那么對產(chǎn)業(yè)而言，晶體管密度的定義也可以推倒重來，目前光子芯片用的制程還是屬于非常低階的技術(shù)，若要以最簡單的方式：提高晶體管密度來增加計(jì)算速度，可能摩爾定律所定義的每兩年倍增可以大大縮短。

5.量子計(jì)算

而量子計(jì)算有很多種實(shí)現(xiàn)方式，包括核磁共振 (nuclear magnatic resonance)、離子陷阱 (iron trap)、中性原子 (netural atom)、共振腔量子電動力學(xué) (cavity QED)、全光學(xué)式(All optical)、固態(tài)材料 (solid state)、超導(dǎo)材料 (superconductor)，目前超導(dǎo)材料算是量子計(jì)算的主流，而前面提到的硅光子計(jì)算，同樣也是屬于量子計(jì)算的范疇。

圖說：IBM的Q量子計(jì)算機(jī)。

作為重新定義計(jì)算的量子計(jì)算技術(shù)，其衡量計(jì)算算力的最基礎(chǔ)單位，就是量子比特了。如果要讓量子計(jì)算符合摩爾定律，那么以量子比特的規(guī)模增加來取代傳統(tǒng)晶體管密度的定義，可能會是比較適合的方向。

當(dāng)然，目前量子計(jì)算還在相當(dāng)早期的階段，不同的量子計(jì)算實(shí)現(xiàn)方法也都還在發(fā)展當(dāng)中，其中，超導(dǎo)量子計(jì)算已經(jīng)非常接近量子霸權(quán)。但由Google所聲稱達(dá)成的量子霸權(quán)，其計(jì)算設(shè)備只有具備53個量子比特，如果未來能搞定算法以及應(yīng)用轉(zhuǎn)移的困難點(diǎn)，為了因應(yīng)計(jì)算需求的成長，量子比特的數(shù)量也會很快的增加，根據(jù)專家的看法，屆時(shí)摩爾定律將遠(yuǎn)遠(yuǎn)追不上量子計(jì)算的發(fā)展。

為了滿足量子計(jì)算的發(fā)展，IBM也發(fā)明了一個叫做量子體積(Quantum Volume)的專用性能指標(biāo)，用于測量量子電腦的強(qiáng)大程度，其影響因素包括量子位元數(shù)、閘和測量誤差、設(shè)備交叉通信、以及設(shè)備連接和電路編譯效率等。

因此，量子體積越大，量子電腦的性能就越強(qiáng)大，能夠解決的實(shí)際問題就越多。重要的是，IBM發(fā)現(xiàn)量子體積遵循一種”摩爾定律”：其量子電腦實(shí)現(xiàn)的量子體積，每年增加一倍。