下一代芯片的關(guān)鍵：芯片互連技術(shù)的創(chuàng)新

芯片模塊是具有明確定義功能的小型芯片，可以與其他芯片模塊結(jié)合到一個(gè)單一的封裝或系統(tǒng)中。芯片模塊之間密集的互連確保了快速、高帶寬的電連接。本文討論了既包括中間層技術(shù)又包括三維集成方法，旨在將互連間距縮小到 1μm 以下。

這是專(zhuān)門(mén)討論芯片組件的兩部分系列的第一部分。本系列涉及互連技術(shù)的最新發(fā)展。

芯片模塊化技術(shù)，超越炒作

《麻省理工科技評(píng)論》將芯片模塊化技術(shù)評(píng)為 2024 年十大突破技術(shù)之一，芯片模塊化技術(shù)已經(jīng)引起了半導(dǎo)體界的廣泛關(guān)注。芯片模塊化技術(shù)指的是小型的、專(zhuān)用功能的芯片模塊，例如 CPU 或 GPU，可以混合搭配組成完整的系統(tǒng)。這種類(lèi)似樂(lè)高積木的方法賦予制造商靈活性，可以以更低的成本設(shè)計(jì)新的芯片，并提升效率和性能。芯片模塊化技術(shù)實(shí)現(xiàn)優(yōu)化的一個(gè)方法是通過(guò)戰(zhàn)略性地定制技術(shù)。例如，IO 和總線芯片模塊使用可靠的傳統(tǒng)工藝節(jié)點(diǎn)，而計(jì)算芯片模塊則采用尖端技術(shù)以達(dá)到最高性能。內(nèi)存芯片模塊則采納新興的存儲(chǔ)技術(shù)，確保適應(yīng)多樣化的半導(dǎo)體需求。此外，基于芯片模塊的設(shè)計(jì)加速了開(kāi)發(fā)過(guò)程，因?yàn)檫^(guò)時(shí)的芯片模塊可以更輕松、更頻繁地進(jìn)行更新。且芯片模塊通常擁有較高的良率，因?yàn)樗鼈兺ǔｓw積較小、設(shè)計(jì)較簡(jiǎn)單，在預(yù)鍵合測(cè)試后即可使用已知良好的芯片，并且可以依靠修復(fù)策略來(lái)修復(fù)有缺陷的互連。

分解大型單片式片上系統(tǒng)

芯片模塊化設(shè)計(jì)應(yīng)對(duì)了幾十年來(lái)推動(dòng)半導(dǎo)體行業(yè)的摩爾定律放緩。為了確保集成電路元件每?jī)赡攴叮酒圃焐虃兲剿髁耸咕w管變小并在芯片上集成更多元件的方法，導(dǎo)致了龐大的單片式片上系統(tǒng)（SoC）設(shè)計(jì)。移動(dòng)電話(huà)就是單片式設(shè)計(jì)成功的證明，它將數(shù)學(xué)功能、顯示、無(wú)線通信、音頻等集成到一個(gè)僅 100 平方毫米的芯片中。然而，進(jìn)一步的縮小也使得性能優(yōu)勢(shì)相對(duì)而言昂貴得多。因此，將大型復(fù)雜的 SoC 分解為更小的芯片模塊，并將它們連接起來(lái)以構(gòu)建特定應(yīng)用系統(tǒng)的想法應(yīng)運(yùn)而生。

汽車(chē)行業(yè)是采用芯片模塊化技術(shù)的理想候選者，提供了具有基礎(chǔ)功能芯片模塊的靈活電子架構(gòu)，增加了特定組件，包括用于自動(dòng)駕駛、傳感器融合和其他電子功能的芯片模塊。模塊化方法縮短了上市時(shí)間，相比于升級(jí)單一的單片式 SoC 所涉及的漫長(zhǎng)過(guò)程，可以在車(chē)輛生產(chǎn)線的生命周期內(nèi)替換或更新芯片模塊。此外，汽車(chē)銷(xiāo)量，特別是考慮到特定車(chē)型和類(lèi)型時(shí)，通常比移動(dòng)電話(huà)的銷(xiāo)量要小。因此，為每個(gè)車(chē)型（部分）重新設(shè)計(jì)單片式 SoC 將導(dǎo)致高昂的工程成本。最后，芯片模塊化還提供了靈活性，幫助汽車(chē)制造商滿(mǎn)足已在其他車(chē)型中證明可靠性和安全性的芯片需求。

隨著芯片模塊市場(chǎng)的快速增長(zhǎng)，預(yù)計(jì)這種模塊化設(shè)計(jì)將出現(xiàn)在更多應(yīng)用領(lǐng)域，例如成像器件、顯示器件、存儲(chǔ)器件和量子計(jì)算等。

圖 1 芯片模塊化系統(tǒng)將來(lái)自不同供應(yīng)商和技術(shù)節(jié)點(diǎn)的獨(dú)立芯片組合在一起，而不是將所有功能設(shè)計(jì)集成到一個(gè)單一的片上系統(tǒng)中。

連接這些「積木」

芯片模塊化能否成功跟上摩爾定律的步伐，很大程度上取決于如何將芯片模塊緊密地放置在一個(gè)封裝內(nèi)，以確保它們之間快速、高帶寬的電連接，就像單片式 SoC 中的功能一樣。

在三維系統(tǒng)集成中，出現(xiàn)了兩個(gè)主要的行業(yè)方向：2.5D 芯片模塊集成通過(guò)共同基板（也稱(chēng)為中間層）將芯片并排連接在一起，而 3D-SoC 則是將芯片模塊垂直堆疊在一起。

2.5D 中間層技術(shù)

在 2.5D 集成中，芯片模塊通過(guò)共同的基座（如硅、有機(jī)聚合物、玻璃或?qū)訅翰牧希┻M(jìn)行連接。Imec 目前專(zhuān)注于硅和有機(jī)基座的研究和優(yōu)化。雖然硅中間層在高性能應(yīng)用中已經(jīng)成為一種成熟的技術(shù)，具有優(yōu)異的細(xì)小間距和良好的熱電性能，但其成本和復(fù)雜性也較高。因此，有機(jī)基質(zhì)作為替代方案正受到研究和優(yōu)化。

早期的芯片模塊集成主要集中在使用硅中間層基座在芯片模塊之間建立連接。這涉及將兩個(gè)獨(dú)立的芯片模塊非常接近地放置在共同的中間層上（間距小于 50μm），中間層上有微米級(jí)別的布線來(lái)建立連接。硅中間層利用傳統(tǒng)的 BEOL 銅/氧化物坑填法工藝實(shí)現(xiàn)微米及亞微米級(jí)別的連接間距，并具有非常高的良率。

雖然這仍然是一種有效的方法，但替代技術(shù)正在引起人們的興趣，因?yàn)樗赡軙?huì)帶來(lái)更具成本效益的解決方案。Imec 提供的一個(gè)選擇是硅「橋」，這是一個(gè)小型的硅中間層，只在芯片模塊的邊緣連接它們。

另一種替代方案是超細(xì)的重分配層（RDL）互連技術(shù)，它將硅替換為有機(jī)聚合物，內(nèi)嵌一層銅線用于連接芯片模塊。Imec 目前正在優(yōu)化這項(xiàng)技術(shù)，努力達(dá)到與硅相似的互連密度，并改善其與硅的兼容性。就互連間距而言，中間層仍然以亞微米級(jí)別的間距處于領(lǐng)先地位；Imec 正在目標(biāo) 2μm 的 RDL 間距，并計(jì)劃在未來(lái)進(jìn)一步減小至亞微米級(jí)別。

圖 2 芯片模塊可以通過(guò)硅中間層進(jìn)行集成。Imec 也在研究諸如硅橋或有機(jī) RDL 等替代方案。

除了探索替代硅中間層技術(shù)之外，Imec 還在研究如何通過(guò)增加額外功能使中間層成為一個(gè)更有價(jià)值的組件。例如，一個(gè)中間層可以增加額外的解耦電容器，用于保護(hù)芯片模塊免受噪聲和電源異常的影響。

三維片上系統(tǒng)：混合鍵合實(shí)現(xiàn)亞微米間距

某些應(yīng)用，如高性能計(jì)算，可能需要更高性能、更小尺寸或更高級(jí)別系統(tǒng)集成，因此更傾向于完全的三維方法。與建立側(cè)向連接不同，芯片模塊可以堆疊在一起，形成三維片上系統(tǒng)（3D-SoC）。這種方法不是添加額外的模塊，而是共同設(shè)計(jì)芯片模塊，并讓它們像同一芯片一樣運(yùn)行。芯片對(duì)芯片的混合鍵合是實(shí)現(xiàn)三維片上系統(tǒng)在亞微米級(jí)互連密度水平的關(guān)鍵技術(shù)。它涉及使用低膨脹系數(shù)將兩個(gè)硅芯片模塊連接在一起。這一過(guò)程的關(guān)鍵組成部分是介電層，它使堆疊層的表面平整并激活，以實(shí)現(xiàn)有效的鍵合，并在堆疊的不同芯片模塊之間提供電氣絕緣。Imec 采用 SiCN 作為鍵合介電層的專(zhuān)有方法，將互連間距縮小至 700 納米。其技術(shù)路線圖甚至預(yù)測(cè)了 400 納米和 200 納米的間距。

圖 3 芯片對(duì)芯片的混合鍵合是實(shí)現(xiàn)亞微米級(jí)互連密度三維片上系統(tǒng)（3D-SoC）集成的關(guān)鍵技術(shù)。Imec 采用 SiCN 作為鍵合介電層的專(zhuān)有方法，使互連間距縮減至 400 納米。

微凸點(diǎn)與混合鍵合的比較

在 2.5D 技術(shù)中，芯片模塊通過(guò)小型焊料凸點(diǎn)放置在中間層上，實(shí)現(xiàn)電氣和機(jī)械連接。這些微凸點(diǎn)之間的間距越細(xì)，連接速度和穩(wěn)定性就越高。工業(yè)中的微凸點(diǎn)通常達(dá)到 50μm 到 30μm 的間距。Imec 正在研究如何將這一間距減少到 10μm 甚至 5μm。

與 2.5D 中使用的微凸點(diǎn)相比，3D 堆疊中的混合鍵合可以實(shí)現(xiàn)顯著更小的間距。那么，混合鍵合可以在所有地方都使用嗎？確實(shí)，在芯片對(duì)芯片的方法（基于硅），芯片模塊可以鍵合到硅中間層上，達(dá)到幾微米的間距。不過(guò)，與目前最佳的芯片對(duì)芯片放置精度接近 250 納米相比，最前沿的芯片對(duì)芯片鍵合可以達(dá)到 100 納米的疊加精度。預(yù)計(jì)鍵合設(shè)備和相關(guān)工藝的改進(jìn)將進(jìn)一步減少這些數(shù)字約 50%。然而，混合鍵合涉及額外的加工步驟，如表面激活和對(duì)準(zhǔn)，這可能會(huì)影響制造成本。

芯片對(duì)芯片鍵合、芯片對(duì)芯片鍵合和微凸點(diǎn)將在成本、間距、兼容性和互操作性之間進(jìn)行權(quán)衡。在 2.5D 中，芯片模塊通常來(lái)自不同的供應(yīng)商，并已經(jīng)經(jīng)歷了一系列的測(cè)試和處理。由于微凸點(diǎn)提供了一種無(wú)需表面準(zhǔn)備的標(biāo)準(zhǔn)化方法，它們將是首選。此外，對(duì)于有機(jī) RDL，由于有機(jī)聚合物在加熱時(shí)膨脹較多且不能被充分平整，微凸點(diǎn)仍然是首選的方法。

總結(jié)思考

隨著技術(shù)的擴(kuò)展變得更加復(fù)雜，并推高了設(shè)計(jì)和加工成本，在最先進(jìn)的技術(shù)節(jié)點(diǎn)上開(kāi)發(fā)專(zhuān)用 SoC 變得更具挑戰(zhàn)性——想想汽車(chē)行業(yè)中過(guò)多的模型和類(lèi)型。將功能和技術(shù)節(jié)點(diǎn)分離到不同的芯片模塊中，證明比在先進(jìn)工藝技術(shù)中制造龐大的芯片具有更高的成本效益，并帶來(lái)了空間和性能上的優(yōu)勢(shì)。

雖然模塊化方法可以解決多芯片封裝的復(fù)雜性和成本問(wèn)題，但這種范式轉(zhuǎn)變也帶來(lái)了特定的技術(shù)挑戰(zhàn)。尺寸只是其中的一個(gè)挑戰(zhàn)。芯片模塊研究的一個(gè)重要方向是使互連更小化，或者探索將不同部件整合在一起的不同概念。當(dāng)堆疊芯片模塊時(shí)，熱問(wèn)題和電力傳輸（通過(guò)背面電力輸送網(wǎng)絡(luò)等新型架構(gòu)解決）變得至關(guān)重要。最后，還需要進(jìn)一步的標(biāo)準(zhǔn)化工作，以確保不同芯片模塊之間的兼容性和通信。

圖 4 Imec 的 3D 互連路線圖總結(jié)了互連小芯片的不同方法以及預(yù)計(jì)的互連密度和間距。