一種16位高速數(shù)模轉換器（DAC）的設計與實現(xiàn)

　　通過減小寄生電容、縮短建立時間仍是解決DAC電路中動態(tài)特性最直接有效的方法。但是為了保證DAC靜態(tài)特性，減少梯度誤差和隨機失配就需要增大晶體管尺寸和復雜的布局，這樣就會增大寄生電容和電阻，在提高靜態(tài)特性的同時會限制DAC采樣率和高頻性能。

　　為了能夠較好解決上述問題，我們可以采用校準技術，既能在保證電路高精度的同時減小電流源矩陣在DAC中所占的面積，又緩解了電路對版圖和工藝的嚴格要求。因此，校準技術在保證DAC靜態(tài)特性的同時能有效提高動態(tài)特性，同時還能降低電路對工藝、溫度的敏感性，保證DAC長期穩(wěn)定地工作。

　　本論文采用了一種新的適合高精度、高速度DAC電路的自校準技術。這種自校準技術能夠有效地校正各個電流源的失配，并降低對電流源輸出電阻的要求。圖2所示為我們采用的數(shù)字自校準方案的流程圖。從該流程圖中可見，在這個自校準的過程中，我們首先將待校準量與參考值進行比較，比較后的結果經一個ADC轉換后存儲到靜態(tài)數(shù)據(jù)存儲器(RAM)中。

　　由此形成一個唯一對應的數(shù)字校準信號再送到一個校準的DAC中，最后完成待校準量的自校準。

　　圖3所示為實現(xiàn)上述自校準過程的電路原理圖，為了保證整個DAC電路具有16位的線性度，芯片設計中內置了132個用來校準電流源輸出線性度的DAC，它們分別是圖中的127路高7位電流源，1路低9位的總電流源和4路用于調整輸出增益的電流源，另外還有一路基準電流源。當進行自校準時，開關的行列選擇電路將每一路電流源按順序選通到比較器的輸入端和基準電流源進行比較，比較后的結果經數(shù)字邏輯處理后將6位數(shù)字信號輸入到相應的校準DAC的6個輸入端。每路電流源都有一個校準DAC與其唯一對應，當選擇相應電流源時也就對應選上了相應的校準DAC，選擇DAC也需要相應的行列選擇電路進行按順序的選定。當一路電流源完成校準后，其唯一對應的校準DAC的6位數(shù)字值也已經確定并存在了靜態(tài)存儲器中，也就是所需調整的電流量已經加在了相應的電流源上。高7位中的每路電流源都有一個校準DAC來進行輸出電流調整，低9位則是進行整體的電流調整，高7位和低9位電流源輸出的電流經校準DAC校準后通過模擬開關陣列最終輸出到差分電流輸出端。另外還有4路電流源是用于設定整個電路輸出電流范圍的，這4路電流源經相應的4個增益校準DAC校準后，其總輸出電流流過電阻RESET后可調整整個DAC的輸出電流增益。

　　圖4給出了上述自校準過程的仿真波形，從圖中的仿真結果我們可以看到，待校準電流源的輸出在不斷趨近基準電流源的輸出，并且這個過程在不斷地重復，直至所有的電流源均校準完畢為止。所有校準完畢的電流源最后經電流源開關陣列輸出到差分電流輸出端，這樣就完成了整個電流源的校準過程。通過上述自校準過程，既保證了整個電路輸出的線性度，同時也調整了電路輸出的增益誤差，優(yōu)化了輸出特性。