短波擴頻猝發(fā)通信系統(tǒng)的 DSP+FPGA實現(xiàn)方案

對于擴頻系統(tǒng)，接收機要從接收信號中恢復發(fā)送的數(shù)據(jù)信息，必須對接收信號進行解擴。解擴的實現(xiàn)依靠本地產(chǎn)生與發(fā)送端相同的擴頻序列，并且要求與接收信號擴頻序列同步，這是擴頻系統(tǒng)中非常重要的環(huán)節(jié)。

擴頻序列的同步分為捕獲和跟蹤兩個階段。捕獲階段完成擴頻序列的粗同步，將收、發(fā)端擴頻序列的相位差限制在一個碼片或更小的范圍內(nèi)；跟蹤階段實現(xiàn)收、發(fā)端擴頻序列的精確同步，讓本地參考信號精確跟蹤接收信號的相位變化。如何可靠的實現(xiàn)擴頻序列的快速捕獲是影響系統(tǒng)性能的關鍵。常用的同步捕獲方法有滑動相關法、同步頭法、跳頻同步法、發(fā)射參考信號法、匹配濾波器同步法等，而滑動相關法是一種最簡單、最實用的捕獲方法。本文采用的就是這種方法。確定信號捕獲和完成碼元同步，要求同時滿足以下三個準則：①在連續(xù)4個接收碼元中至少有3個與預定同步碼的順序相吻合；②接收到的單音功率譜峰值高過門限；③各單音出現(xiàn)峰值間隔連續(xù)且次序正確。

在本系統(tǒng)中，由于采用的是猝發(fā)通信形式，時隙較短，僅為100ms左右，因此可以認為信道短時平穩(wěn)，發(fā)送數(shù)據(jù)的同步信息也可以一次確定，而且也可認為多徑的每條路徑上的時延也基本是恒定，因此只需由前導序列一次確定相關同步信息。由于發(fā)送的前導序列是雙方約定好的正交碼序列集，接收端利用碼字的正交性，用本地序列與接收序列滑動相關，相關峰最大值所對應的位置即為同步點。如表1所示為發(fā)送數(shù)據(jù)幀結構。

本系統(tǒng)采用ti公司的高性能浮點數(shù)字信號處理器tms320vc33和定點的tms320vc5509兩片dsp芯片作為系統(tǒng)的中央cpu，并采用altera公司的cyclone系列fpga設計出高速數(shù)字相關器，用于前端的信號同步與捕獲，三個芯片協(xié)同工作，并以此為主體架構系統(tǒng)的整個硬件工作平臺。

tms320vc33是ti公司推出的高性能浮點運算dsp芯片。由于其較高的性能價格比，使其應用較為廣泛。它的結構允許它以定點的速率完成浮點操作，因此非常適合于做高速高精度的浮點運算，這一優(yōu)點對于像短波信道快速估值等實時性精確度要求特別高的數(shù)字信號處理應用顯得尤為重要。tms320vc5509處理器是ti公司最新推出的高性能低功耗定點數(shù)字信號處理器tms320c55x系列中的一員。tms320c55x系列是在c54x系列的基礎上發(fā)展起來的，能與c54x兼容，不僅增加了硬件資源，也優(yōu)化了資源管理。

tms320vc5509運行速度快，還可以進行多種并行操作，片內(nèi)外設資源也比較豐富，與外圍設備的連接很方便，所以非常適合用來作控制用。根據(jù)上述兩種處理器的特點，綜合考慮系統(tǒng)的設計要求，我們把tms320vc5509作為系統(tǒng)的主處理器，而tms320vc33作為其協(xié)處理器。

本文是采用cyclone系列芯片來實現(xiàn)數(shù)字相關器對采樣點值進行一次相關，將相關結果送給中央處理器dsp，進行下一步的同步和解擴等處理。altera公司的cyclone器件具有專用電路，可以實現(xiàn)雙數(shù)據(jù)率（ddr）sdram和fcram接口。cyclone器件最多有兩個鎖相環(huán)（pll），共有六個輸出和四種層次化結構，為復雜設計提供了強大的時鐘管理電路。

系統(tǒng)硬件模型框圖及概述

首先從電臺接收過來的基帶擴頻信號是差分輸入的，先經(jīng)過一個1:1的隔離變壓器變?yōu)閱味溯敵?，再?jīng)過運放將其抬高到直流電平以上，低通濾波后送到模數(shù)轉(zhuǎn)換器ad7492進行采樣處理，采樣結果在fpga中鎖存，并在fpga內(nèi)部進行希爾伯特變換和相關處理。在一個樣點間隔內(nèi)，進行當前樣點值的希爾伯特變換，同時并行地進行前一個樣點的相關運算。將相關結果分成四個部分，鎖存在對應的四個地址中，由tms320vc5509分四次依次讀取。由tms320vc5509和tms320vc33完成信號的捕獲和碼元的判決。將處理好的數(shù)據(jù)通過tms320vc5509送到數(shù)模轉(zhuǎn)換器tlv5619中進行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換得到的模擬信號經(jīng)過低通濾波和運放放大以后，再通過同樣的一個1:1的隔離變壓器變?yōu)椴罘州敵鏊偷綌U頻電臺。如圖3所示為系統(tǒng)的核心部分。

tms320vc5509和tms320vc33的互通

本方案采用的是用dsp串口來實現(xiàn)tms320vc5509和tms320vc33之間的通信。由于tms320vc5509的多通道緩沖串口遠比tms320vc33的串行口功能強大，設置靈活，所以在設計的時候我們就考慮將tms320vc5509的串口設為主方，tms320vc33的串口設為從方，連接圖如圖4所示。

將tms320vc5509內(nèi)部采樣速率發(fā)生器的輸入?yún)⒖紩r鐘設置為cpu時鐘，通過對cpu時鐘的分頻來得到串口移位時鐘和幀同步信號，并由tms320vc5509提供收發(fā)雙方的移位時鐘，而幀同步信號則由發(fā)送方提供。同時將tms320vc33設置為標準模式、固定速率的工作方式，與tms320vc5509的串口匹配。通過雙方設置可以進行每幀16bit或32bit的傳輸。這樣雙方dsp可以通過握手，采用中斷或查詢方式來進行數(shù)據(jù)的高速收發(fā)，并且還可以靈活地對雙方串口的工作方式進行改進。

下面給出tms320vc5509多通道緩沖串口及tms320vc33串行口通信的關鍵程序段。

tms320vc5509多通道緩沖串口初始化程序:

mov #0x0000，port(#spcr2_1) ；采用多通道緩沖模式
mov #0x0000，port(#spcr1_1)
mov #0x0040，port(#rcr1_1) ；接收每幀1個階段,每階段1個字，字長
mov #0x0001，port(#rcr2_1) ；16比特，不壓擴，1比特延遲
mov #0x0040，port(#xcr1_1) ；發(fā)送每幀1個階段,每階段1個字，字長
mov #0x0001，port(#xcr2_1) ；16比特，不壓擴，1比特延遲
mov #0x0003，port(#srgr1_1) ；脈寬1個clkr/x，clkr/x為4分頻（最大）
mov #0x200f，port(#srgr2_1)
mov #0x0b00，port(#pcr1) ； fsr設為輸入
mov #0x0040，port(#spcr2_1) ；grst=1，啟動采樣速率發(fā)生器
mov #0x00c0，port(#spcr2_1) ；frst=1，啟動幀同步
mov #0x00c1，port(#spcr2_1) ；xrst=1，啟動發(fā)送器
mov #0x0001，port(#spcr1_1) ；rrst=1，啟動接收器

tms320vc33串行口初始化程序：

ldi @p0_addr，ar0 ；p0_addr=808040h 總體控制寄存器
ldi 331h，r1 ?。籪sx/dx 設定為輸出 clkx設定為輸入
sti r1，*+ar0(2) ；fsx/dx/clkx串口控制寄存器
ldi 111h，r1 　；fsr/dr/clkr設定為輸入
sti r1，*+ar0(3) ；fsr/dr/clkr串口控制寄存器
ldi @p0_global，r1 ；00e940004h 固定速率 標準模式 16bit 　　sti r1，*ar0
ldi @buff_rec，ar7 ；接收緩沖區(qū)
ldi 020h，ie ；cpu串行端口0接收中斷啟用
stir1，*+ar0(8)??；ar0指向串行端口總體控制寄存器(00808040h)

結束語

現(xiàn)代通信技術和超大規(guī)模集成電路以及高速信號處理器的高速發(fā)展，使得短波猝發(fā)擴頻通信在軍事通信中極具潛力。本文給出了一種ds-qpsk短波擴頻猝發(fā)通信的系統(tǒng)實現(xiàn)方案，并運用tms320vc33、tms320vc5509和altera公司的cyclone系列fpga構建的硬件平臺進行了dsp+fpga的混合硬件實現(xiàn)，得到的系統(tǒng)性能已達到預期的要求，實現(xiàn)了數(shù)據(jù)的有效實時處理。