DS325X、DS316X、DS317X和DS318X中時(shí)鐘速率適配器(CLAD)的使用

 使用ds325x內(nèi)的clad

ds325x t3/e3 liu內(nèi)部的時(shí)鐘速率適配器單元從單一輸入時(shí)鐘產(chǎn)生全部所需的時(shí)鐘速率。如果有一路傳輸品質(zhì)的時(shí)鐘源(ds3、e3或者sts-1)，時(shí)鐘速率適配器可以合成出另外兩種線路速率的傳輸品質(zhì)時(shí)鐘。這樣，輸入時(shí)鐘和合成時(shí)鐘都可作為主時(shí)鐘用于時(shí)鐘和數(shù)據(jù)恢復(fù)(cdr)單元及抖動(dòng)抑制器。在liu主時(shí)鐘的驅(qū)動(dòng)下，cdr單元從agc/均衡器單元獲得已經(jīng)放大、均衡的信號(hào)，產(chǎn)生分離的時(shí)鐘、數(shù)據(jù)正和數(shù)據(jù)負(fù)信號(hào)。在硬件模式下，時(shí)鐘速率適配器完全由t3mclk、e3mclk和stmclk引腳控制。

在cpu總線模式下，通過(guò)cacr寄存器可以提供更多對(duì)于時(shí)鐘速率適配器的控制。當(dāng)“后備主時(shí)鐘使能” (amcen — alternate master clock enable)控制位被置1時(shí)，時(shí)鐘速率適配器被配置為后備主時(shí)鐘模式。在這種模式下，時(shí)鐘速率適配器不再工作于ds3、e3或sts-1時(shí)鐘，而是工作于一個(gè)頻率由“后備主時(shí)鐘選擇” (amcsel)控制位確定的時(shí)鐘。作為后備主時(shí)鐘，有效的輸入頻率是19.44mhz、38.88mhz和77.76mhz。在后備主時(shí)鐘模式下，時(shí)鐘速率適配器最多可以合成出三種時(shí)鐘速率(ds3、e3或者sts-1)中的兩種。要合成ds3和e3時(shí)鐘，可將后備主時(shí)鐘接入stmclk引腳。要合成ds3和sts-1時(shí)鐘，可將時(shí)鐘接入e3mclk引腳，時(shí)鐘接入t3mclk引腳可以合成出e3和sts-1時(shí)鐘。

盡管ds325x器件中amcen和amcsel[1:0]的上電默認(rèn)值可能并不符合實(shí)際所施加的時(shí)鐘，仍然可以在上電伊始就施加一個(gè)后備時(shí)鐘到任一mclk引腳。上電之后一旦這些控制位被正確配置，時(shí)鐘速率適配器就開始合成正確的主時(shí)鐘。整個(gè)器件就可正常工作。

cpu總線模式也可以在t3mclk、e3mclk和stmclk引腳上輸出一個(gè)合成主時(shí)鐘，供鄰近的成幀器、映射器和其他元件使用。要在t3mclk上輸出合成的ds3主時(shí)鐘，只需設(shè)置cacr:t3moe = 1。要在e3mclk上輸出合成的e3主時(shí)鐘，設(shè)置cacr:e3moe = 1，或者設(shè)置cacr:stmoe=1，在stmclk上輸出合成的sts-1主時(shí)鐘。

ds325x的clad配置寄存器

用于配置clad的時(shí)鐘速率適配器控制寄存器的說(shuō)明如下。
寄存器名稱：cacr
寄存器說(shuō)明：時(shí)鐘速率適配器控制寄存器
寄存器地址：08h

0 = t3mclk輸出驅(qū)動(dòng)禁止
1 = t3mclk輸出驅(qū)動(dòng)使能

bit 6: e3mclk輸出使能(e3moe)。 當(dāng)時(shí)鐘速率適配器被配置為合成e3主時(shí)鐘時(shí)，通過(guò)設(shè)置e3moe = 1，可以在e3mclk引腳輸出e3主時(shí)鐘。該時(shí)鐘可以用作鄰近的e3成幀器和其他需要e3時(shí)鐘的元件的發(fā)送時(shí)鐘。只有在e3mclk引腳沒(méi)有被外部驅(qū)動(dòng)時(shí)才可將該位設(shè)置為1。

0 = e3mclk輸出驅(qū)動(dòng)禁止
1 = e3mclk輸出驅(qū)動(dòng)使能

bit 5: stmclk輸出使能(stmoe)。 當(dāng)時(shí)鐘速率適配器被配置為合成sts-1主時(shí)鐘時(shí)，通過(guò)設(shè)置stmoe = 1，可以在stmclk引腳輸出sts-1主時(shí)鐘。該時(shí)鐘可以用作鄰近的sonet成幀器、映射器和其他需要sts-1時(shí)鐘的元件的發(fā)送時(shí)鐘。只有在stmclk引腳沒(méi)有被外部驅(qū)動(dòng)時(shí)才可將該位設(shè)置為1。

0 = stmclk輸出驅(qū)動(dòng)禁止
1 = stmclk輸出驅(qū)動(dòng)使能

bit 2至bit 1: 后備主時(shí)鐘選擇(amcsel[1:0])。

00 = 19.44mhz
01 = 38.88mhz
10 = 77.76mhz
11 = 沒(méi)有定義

bit 0: 后備主時(shí)鐘使能(amcen)。

0 = 禁止后備主時(shí)鐘模式
1 = 使能后備主時(shí)鐘模式

使用ds316x、ds317x和ds318x內(nèi)的clad
ds316x、ds317x和ds318x內(nèi)的clad用于從clka引腳輸入的單一參考時(shí)鐘產(chǎn)生多種內(nèi)部時(shí)鐘頻率(ds3、e3或者sts-1)。輸入clka的時(shí)鐘頻率必須是以下幾種之一：
ds3 (44.736mhz)
e3 (34.368mhz)
sts-1 (51.84mhz)
如果提供了上述幾種時(shí)鐘中的一種，就可以生成另外兩種。如果需要，這些內(nèi)部時(shí)鐘可以驅(qū)動(dòng)輸出引腳clkb和clkc，供外部使用。
配置ds316x、ds317x和ds318x的clad
如果使用ds317x或者ds318x的liu，clad可以向ds317x或者ds318x的接收l(shuí)iu提供時(shí)鐘。ds316x、ds317x或者ds318x的clad由gl.cr2寄存器中的clad位進(jìn)行配置。

在這種情況下，用戶必須在clka引腳上提供ds3、e3或者sts-1時(shí)鐘。 用戶必須至少向clka引腳提供三種頻率(ds3、e3或者sts-1)中的一種。clad[3:0]位通知pll向這些引腳施加了何種頻率。圖1所示為ds316x、ds317x或者ds318x的clad單元。

也可以禁用clad，所有三個(gè)時(shí)鐘由外部提供，使用clka、clkb和clkc引腳作為輸入。當(dāng)clad禁止時(shí)，必須分別向clka、clkb和clkc引腳施加ds3、e3和sts-1的三種參考頻率。如果不會(huì)用到三種頻率中的某些頻率，則不必在對(duì)應(yīng)的clad時(shí)鐘引腳上施加該頻率。

clad[3:0]控制位(位于gl.cr2寄存器)控制clad的工作模式，它確定各引腳的輸入、輸出特性，以及各個(gè)引腳所對(duì)應(yīng)的時(shí)鐘頻率。詳情請(qǐng)參考下面表1。

當(dāng)clad[3:0] = 00xx時(shí)，pll電路被禁止， clka、clkb和clkc引腳上的輸入時(shí)鐘被用作內(nèi)部liu的參考時(shí)鐘。當(dāng)clad[3:0] = (01xx或者10xx或者11xx)時(shí)，會(huì)有零、一或二個(gè)pll電路被使能，以產(chǎn)生所需的時(shí)鐘，取決于clad[3:0]位、幀模式(fm[5:0])位和port.cr2中的線路模式控制位(lm[2:0])。

線路模式位選擇主端口工作模式。如果不需要產(chǎn)生某個(gè)時(shí)鐘來(lái)通過(guò)clad輸出引腳輸出或作為liu的參考時(shí)鐘，那么用于產(chǎn)生該時(shí)鐘的對(duì)應(yīng)pll被禁止并處于掉電狀態(tài)。

ds316x、ds317x和ds318x的clad配置寄存器
用于配置clad的兩個(gè)寄存器如下所示。

寄存器名稱：gl.cr2
寄存器說(shuō)明：global control register 2
寄存器地址：004h

表1. clad輸入/輸出引腳編碼詳情

寄存器名稱： port.cr3
寄存器說(shuō)明：端口控制寄存器3
寄存器地址：(0, 2, 4, 6)44h

0 = 允許使用clad時(shí)鐘做為發(fā)送時(shí)鐘。
1 = 不采用clad時(shí)鐘作為發(fā)送時(shí)鐘(如果沒(méi)有使能環(huán)回，由tclkin提供時(shí)鐘源)。

配置ds31612、ds3168和ds3166的clad
在ds31612、ds3168和ds3166中，clad也由三個(gè)獨(dú)立的pll單元構(gòu)成。這些pll從參考時(shí)鐘輸入引腳(refclk)上的單一輸入時(shí)鐘產(chǎn)生多個(gè)時(shí)鐘，用于傳輸時(shí)鐘。為此，器件需要最多三種內(nèi)部時(shí)鐘，速率在ds3、e3和51.84。如果提供這三種頻率中的一種作為參考時(shí)鐘，另外兩種可以被合成出來(lái)。ds31612、ds3168和ds3166支持77.76mhz和19.44mhz參考時(shí)鐘頻率(這一點(diǎn)與ds3161、ds3162、ds3163和ds3164不同)，從它可以產(chǎn)生所有三種內(nèi)部頻率。內(nèi)部時(shí)鐘可作為一個(gè)備選的端口發(fā)送時(shí)鐘。

當(dāng)使用clk45、clk34和clk52引腳作為時(shí)鐘輸入時(shí)，還可以禁止clad，由外部提供所有三個(gè)時(shí)鐘。當(dāng)clad被禁止，而端口又被配置為使用clad時(shí)鐘作為發(fā)送時(shí)鐘時(shí)，被配置為ds3、e3和cc52的端口將分別使用clk45、clk34和clk52上的時(shí)鐘。當(dāng)clad被禁止時(shí)，clk45、clk34和clk52引腳上的時(shí)鐘頻率對(duì)于電路功能并無(wú)影響。但是，為了滿足某種成幀類型的標(biāo)準(zhǔn)通信頻率要求，這些頻率通常分別為44.76mhz、34.368mhz和51.84mhz。

clad[5:0]控制位確定是否使能clad，refclk引腳上為何種參考頻率，以及哪個(gè)clad時(shí)鐘輸入/輸出引腳作為時(shí)鐘輸出引腳。

當(dāng)clad[5:3] = 000、110或者111時(shí)，pll電路被禁止，clad時(shí)鐘輸入/輸出引腳上的信號(hào)被用作輸入時(shí)鐘。當(dāng)clad[5:3] = 001、010、011、100或者101時(shí)，零、一、二或三個(gè)pll電路被使能用來(lái)產(chǎn)生所需的時(shí)鐘，取決于clad[2:0]位、幀模式位(fm[5:0])、clad控制位(cladc)、環(huán)路時(shí)間模式位(loopt)和全局8k參考選擇位(g8krs[3:0])的設(shè)置。詳情參見下面的表2和表3。

舉例來(lái)講，如果在一個(gè)設(shè)計(jì)中端口只工作在ds3速率下，那么clad[5:3]可以設(shè)置為= 001。refclk引腳上的ds3時(shí)鐘被用于發(fā)送，沒(méi)有pll電路被使能。

如果某個(gè)時(shí)鐘頻率不被任何單元使用，那么就可以關(guān)閉用來(lái)產(chǎn)生該時(shí)鐘的pll。如果參考時(shí)鐘與內(nèi)部使用的某個(gè)時(shí)鐘相同，那么就可使用refclk引腳上的時(shí)鐘；用于產(chǎn)生該時(shí)鐘的pll就可以關(guān)閉。

ds31612、ds3168和ds3166的clad配置寄存器
寄存器名稱：gl.cr2
寄存器說(shuō)明：全局控制寄存器2
寄存器地址：004h

表2. clad時(shí)鐘源設(shè)置

寄存器名稱：port.cr3
寄存器說(shuō)明：端口控制寄存器3
寄存器地址：(00,02,04,06,08,0a,0c,0e,10,12,14,16)44h

0 = 允許使用clad時(shí)鐘做為發(fā)送時(shí)鐘。
1 = 不采用clad時(shí)鐘作為發(fā)送時(shí)鐘(如果沒(méi)有使能環(huán)回功能，時(shí)鐘源為tclkin)。

結(jié)語(yǔ)

ds325x、ds316x、ds317x或者ds318x器件含有一個(gè)clad功能，可用于產(chǎn)生多種時(shí)鐘作為liu參考時(shí)鐘，或者供給用戶應(yīng)用作為發(fā)送時(shí)鐘。關(guān)于dallas semiconductor器件中clad的工作如有進(jìn)一步的問(wèn)題，可通過(guò)電子郵件telecom.support@dalsemi.com (english only)或者致電usa 972-371-6555 (english only)，聯(lián)絡(luò)dallas semiconductor的電信應(yīng)用支持團(tuán)隊(duì)。