高頻鎖相環(huán)的可測(cè)性設(shè)計(jì)

鎖相環(huán)

　　在壓控振蕩器的控制信號(hào)處設(shè)置開(kāi)關(guān)，開(kāi)關(guān)閉合時(shí)，鎖相環(huán)處于正常工作模式；開(kāi)關(guān)打開(kāi)時(shí) ，鎖相環(huán)處于測(cè)試模式。在測(cè)試模式時(shí)，Vctl和Vctl_n是輸入信號(hào)，控制VCO的振蕩頻率，同時(shí)利用邊界掃描單元測(cè)量振蕩頻率，調(diào)整輸入控制電壓的大小，就能測(cè)量VCO的振蕩頻率范圍。正常工作模式時(shí)，Vctl和Vctl_n是輸出信號(hào)，其電壓值就是電路正常工作時(shí)VCO的控制電壓，測(cè)量該信號(hào)就能推算鎖相環(huán)實(shí)際的輸出頻率大小和范圍。

　　鎖定時(shí)間的測(cè)試必須要求電路完成鎖定過(guò)程才能測(cè)量，因而相對(duì)較慢。在電路正常工作時(shí)， VCO的控制信號(hào)Vctl和Vctl_n是輸出信號(hào)，觀察該信號(hào)是否穩(wěn)定就能判斷環(huán)路是否達(dá)到鎖定狀態(tài)。測(cè)量控制信號(hào)從不穩(wěn)定到穩(wěn)定的時(shí)間差就是鎖相環(huán)的鎖定時(shí)間。

　　3.2　邊界掃描電路

　　邊界掃描單元電路如圖3所示。Vvco是VCO的輸出信號(hào)，Vvco_intest是邊界掃描的測(cè)試矢量輸入，test_vco是VCO的測(cè)試模式選擇信號(hào)，shift_DR，clk_DR，update_DR都是邊界掃描單元要求的時(shí)鐘或控制信號(hào)。這些信號(hào)與集成電路中的邊界掃描控制信號(hào)配合使用即可。相應(yīng)另一個(gè)邊界掃描單元的信號(hào)也與此類似，只是VCO的輸入輸出取相反信號(hào)。

　　
　　鎖相環(huán)正常工作時(shí)，邊界掃描只相當(dāng)于一條連線；在測(cè)試模式時(shí)，VCO的振蕩環(huán)路被打開(kāi)， 測(cè)試信號(hào)從邊界掃描電路輸入，經(jīng)過(guò)VCO后再?gòu)妮敵龆溯敵?，檢測(cè)這些信號(hào)在VCO內(nèi)部的延遲 Tdelay，就能推算出VCO的振蕩頻率。該延遲是VCO控制電壓的函數(shù)，掃描控制電壓的值就可得到VCO的工作頻率和振蕩范圍。

　　邊界掃描單元的工作用IEEE1149.1標(biāo)準(zhǔn)中的Intest指令來(lái)完成。Intest指令借助于一個(gè)測(cè)試矢量來(lái)進(jìn)行內(nèi)部掃描測(cè)試。一旦該指令被裝載到指令寄存器，測(cè)試矢量信號(hào)（VCO的輸入信號(hào)Vvco_intest 和Vvco_intest_n）就被存儲(chǔ)于邊界掃描單元中的掃描寄存器，經(jīng)過(guò)各級(jí)延遲在VCO輸出端輸出［2］。
　　

　　4　仿真結(jié)果

　　理想的測(cè)試電路既可以有效地測(cè)試電路性能又不影響電路的正常工作。鎖相環(huán)作為時(shí)鐘發(fā) 生器，需要給大規(guī)模電路提供穩(wěn)定的時(shí)鐘信號(hào)，因此影響鎖相環(huán)性能的測(cè)試方案是不可取的。

　　為了檢測(cè)本文所述的邊界掃描測(cè)試方案的有效性，對(duì)增加測(cè)試電路前后的鎖相環(huán)電路網(wǎng)表分別進(jìn)行了Hspice仿真，如圖4所示的波形是增加測(cè)試電路前后鎖定時(shí)鎖相環(huán)的輸出波形圖。

由圖4看到，對(duì)1 GHz的高頻輸出，增加測(cè)試電路后信號(hào)周期沒(méi)有明顯變化，經(jīng)測(cè)量?jī)烧咦畲笙辔徊顬?5 ps。由測(cè)試電路仿真結(jié)果可以看出，該測(cè)試方案對(duì)原鎖相環(huán)的功能特性影響不大，是有效可行的。

　　5　結(jié)語(yǔ)