低壓超級接面結構優(yōu)化MOSFET性能

　　圖4 針對不同的功率MOSFET結構，晶片面積與RDS(on)的關系。

　　封裝面積縮小帶來更多挑戰(zhàn)

　　封裝面積縮小帶來另一個根本性的問題，即是否有必要犧牲Sp.RDS(on)以改善開關性能和FOM。例如，在3.3毫米(mm)×3.3毫米的QFN封裝中，晶片尺寸限制在4.5平方毫米(mm2)以內。由于考量此封裝限制，才設計出面積限制的同步FET FOM。為闡明Sp.RDS(on)對同步FET功耗(PL)的影響，必須考量受晶片面積公式3影響的功耗元件，其中I0為輸出電流，tf為高溫條件下導致MOSFET阻抗上升的溫度因數，dt為MOSFET的導通時間，fSW為開關頻率，VDR為閘極驅動電壓，QG0為VDS=0V時VDR的閘極電荷，VIN為轉換電壓。在此并未提及Qrr，因為概略而言，Qrr與晶片大小無關。

　　PL=IO2RDS(on)×tf×dt+fSW (VDR×QG0+1/2VIN×QOSS)¨¨¨¨¨(公式3)

　　假設tf=1.3(即在100℃環(huán)境下運作)、導通時間為77%(相當于從12伏特轉換至1.2伏特時，全負載效率的85%)，上述公式可針對RDS(on)、QG0、單位面積Qoss數值以及活動區(qū)域AA改寫為公式4。此外，為達成最低功耗，我們對活動區(qū)域進行區(qū)分，如公式4、5、6。

　　PL=IO2/AA×Sp.RDS(on)+AA×fSW (CWS FOM)/Sp.RDS(on)¨¨¨¨¨¨¨(公式4)

　　0=–IO2/AA2×Sp.RDS(on)+fSW (CWS FOM)/Sp.RDS(on)¨¨¨¨¨¨¨(公式5)

　　Sp.RDS(on)×IO=AA×(fSW(CWS FOM))1/2¨(公式6)

　　(Sp.RDS(on)×IO)/(AA×(fSW×CWS FOM)1/2)=1¨(公式7)

　　對于同步FET而言，只有在特定封裝的晶片尺寸具備足夠的活動區(qū)域，能夠確保ACS FOM=1時，才能將功耗降至最低。圖5顯示當電流為25安培(A)、開關頻率為500kHz時，根據公式4得出的功耗與活動區(qū)域的關系。

　　圖5 不同的功率MOSFET結構作為同步FET時，活動區(qū)域與功耗之間的關系。開關頻率為1MHz時，輸出電流為25安培。電壓由12伏特轉換為1.2伏特，閘極驅動電壓為5伏特。

　　表2列出針對Power SO8和QFN3333封裝的ACS FOM。對于Power SO8來說，分裂閘技術的ACS FOM最低，代表其最佳性能最易于達成。但由于CWS FOM值為最大(圖3)，因此，并非最佳的技術選擇。值得注意的是，雖然分裂閘結構的開關FOM不如橫向技術，但由于橫向技術的Sp.RDS(on)較差，因此無法充分利用其開關FOM方面的優(yōu)勢。相反，在這三項技術中，超級接面結構同時擁有最低的Sp.Rds(on)和CWS FOM，因而能夠在所需晶片面積內發(fā)揮最佳性能。當采用更小的QFN3333封裝時，這些技術均無法發(fā)揮其最佳性能(三者的ACS FOM>1)。然而，圖4所示的結構中，明確標示出須要進一步降低Sp.RDS(on)，盡管這樣做可能導致開關FOM變差，詳見分裂閘技術和橫向技術針對面積小于4平方毫米應用的對比。