增量累加ADC的應(yīng)用

作者：時(shí)間：2012-02-11 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

增量累加ADC表面上看起來(lái)也許很復(fù)雜，但實(shí)際上它是由一系列簡(jiǎn)單的部件所構(gòu)成的精確數(shù)據(jù)轉(zhuǎn)換器。增量累加ADC由兩個(gè)主要構(gòu)件組成：執(zhí)行模數(shù)轉(zhuǎn)換的增量累加調(diào)制器和數(shù)字低通濾波器/抽取電路。增量累加調(diào)制器的基本構(gòu)件(集成運(yùn)算放大器、求和節(jié)點(diǎn)、比較器/1 位ADC和1位DAC)如圖1所示。調(diào)制器的充電平衡電路強(qiáng)制比較器的數(shù)字輸出位流來(lái)代表平均模擬輸入信號(hào)。在把比較器輸出回送至調(diào)制器的1位DAC的同時(shí)，還利用一個(gè)低通數(shù)字濾波器對(duì)其進(jìn)行處理。這個(gè)濾波器主要計(jì)算0和1的數(shù)量，并去掉大量噪聲，從而實(shí)現(xiàn)高達(dá)24位的數(shù)據(jù)轉(zhuǎn)換器。

　　圖 1：增量累加 ADC 由執(zhí)行模數(shù)轉(zhuǎn)換的增量累加調(diào)制器及其后的數(shù)字濾波器和抽取器組成

　　analog：模擬

　　integrator：積分器

　　comparator：比較器

　　1-bit ADC：1 位 ADC

　　digital filter：數(shù)字濾波器

　　decimator：抽取器

　　digital output：數(shù)字輸出

　　1-bit DAC：1 位 DAC

　　1-bit data stream：1位數(shù)據(jù)流

實(shí)現(xiàn)更多位數(shù)分辨率的一個(gè)主要障礙是噪聲。對(duì)于那些試圖從熱電偶、傳感器或其他低電平信號(hào)源來(lái)辨別微伏(μV)級(jí)變化的設(shè)計(jì)師來(lái)說(shuō)，噪聲將會(huì)是一個(gè)主要的問(wèn)題。噪聲層由所有不想要的外部和調(diào)制器周?chē)脑肼曉串a(chǎn)生的噪聲總和組成。而且噪聲層越厚，檢測(cè)你試圖測(cè)試的模擬輸入信號(hào)的真實(shí)變化就越難。

　　過(guò)采樣、噪聲成形、數(shù)字濾波和抽取是增量累加轉(zhuǎn)換器用來(lái)降低噪聲并產(chǎn)生高分辨率輸出數(shù)據(jù)的4種重要方法。假定以頻率fS對(duì)一個(gè)數(shù)據(jù)轉(zhuǎn)換器的輸入信號(hào)采樣，根據(jù)數(shù)據(jù)的奈奎斯特定理 (Nyquist theorem)，fS 必須至少是輸入頻率的2倍(fIN=fS/2)。過(guò)采樣是以高于輸入信號(hào)頻率兩倍的頻率對(duì)輸入信號(hào)采樣。一個(gè)較大的過(guò)采樣比(k)將產(chǎn)生一個(gè)更加充分的數(shù)字位流表示。組成位流的 “1” 或 “0” 越多，輸入信號(hào)的數(shù)字近似就越好。圖2顯示了以采樣率k x fS/2進(jìn)行的過(guò)采樣怎樣讓調(diào)制器將相同數(shù)量的噪聲擴(kuò)展到更寬的頻率范圍上。這極大地縮小了在所關(guān)注頻帶中的噪聲層。過(guò)采樣率每增加2倍，理想的信噪比(SNR)就提高3dB。較大的SNR意味著增量累加轉(zhuǎn)換器可以更好地分辨模擬輸入中更小的變化。

　　圖 2：過(guò)采樣縮小了所關(guān)注頻帶中的噪聲層

　　Power：功率

　　noise floor after oversampling：過(guò)采樣后的噪聲層

　　orignal noise floor：最初的噪聲層

　　frequency：頻率

　　oversampling ratio：過(guò)采樣率

　　通過(guò)用調(diào)制器控制環(huán)路中的積分器進(jìn)行噪聲成形，增量累加轉(zhuǎn)換器可以準(zhǔn)確地測(cè)量模擬輸入。積分器的噪聲成形過(guò)程是，將更多噪聲強(qiáng)制推移到更高頻率上，如圖3所示。然后，數(shù)字低通濾波器去除噪聲的高頻部分，這極大地改善了SNR。數(shù)字濾波器還可以用來(lái)極大地降低在50Hz、60Hz或其它不想要的頻率噪聲。