嵌入式系統(tǒng)中PCI總線仲裁器的設計與實現(xiàn)

pci（peripheral component interconnect）總線是現(xiàn)今最為流行的工業(yè)控制總線之一。它廣泛地應用在計算機中，并且由于眾多廠商對pci的良好支持，使得目標嵌入式設備中的很多解決方案都包含了pci總線。在多主設備的pci系統(tǒng)應用中，必須對各個主設備提供仲裁授權信號。很多廠家有針對性地發(fā)布了pci仲裁邏輯的專用芯片或者集成了pci重載邏輯的專用芯片，但使用不夠靈活，為了使pci設備能夠更方便地應用在嵌入式系統(tǒng)中，本文介紹了一種基于cpld（復雜可編程邏輯器件）的pci總線仲裁器的設計方法，此方法可以為系統(tǒng)量身定制適合于系統(tǒng)本身的pci總線仲裁器。而不必局限于特定的芯片要求，在體積、功能、成本等諸多方面都有很好的應用前景。

1 pci總線仲裁簡介 1.1 pci總線的仲裁原理

pci總線是一種共享式的總線，可以連接多個主設備，但由于數(shù)據(jù)傳輸?shù)莫氄夹?，每一時刻只能由一個主設備占用總線。因此，為了有效地利用pci總線寬帶，必須設置一個總線仲裁器，按照一定的算法協(xié)調系統(tǒng)中各個主設備的操作。

每個具備主設備功能的pci設備必須提供兩個與仲裁有關的信號：req＃和gnt＃。其中req＃為請求總線信號，由需要發(fā)起pci傳輸事務的設備發(fā)出，gnt＃為總線授權信號，由pci總線仲裁器裁決后給出，接到gnt＃信號的pci設備將在下一次總線空閑后開始操作。

pci總線仲裁的裁決過程可以在pci傳輸期間完成，并不占用pci總線的寬帶，這稱為隱式仲裁，即需要發(fā)起pci操作的設備可以隨時發(fā)出請求req＃，pci仲裁器立即批準該請求被給出gnt＃，但是真正的傳輸操作一定要等到當前傳輸完成，即總線空閑后才可以開始，圖1描述了pci總線設備與仲裁器的關系。

1.2 pci總線仲裁規(guī)則約定

（1）仲裁器的仲裁算法必須保證所有的設備都能得到授權的機會，否則將會出現(xiàn)某個優(yōu)先級低的設備永遠不能占有總線進行事務操作的情況。

（2）如果frame無效，gnt可以在任意時間撤銷，以便服務于另一個主設備或者作為對主設備車req的響應。

（3）如果gnt信號被撤銷但frame有信號，當前的總線正在傳輸數(shù)據(jù)，則操作合法。

（4）如果總線不處于空閑狀態(tài)，則允許一個gnt的撤銷和另一個gnt的發(fā)生在同一個周期，如果處在空閑狀態(tài)，則要求一個gnt撤銷到下一個gnt的發(fā)出之間必須有一個時鐘周期間隔，否則可能會在ad線和par線上出現(xiàn)沖突。

（5）gnt信號的每次發(fā)出，只限于相應的總線主控器可以使用總線進行一次總線操作（一個frame發(fā)出到撤銷），如果該主控器需要多次總線訪問，它可以保持req信號一直有效。仲裁器會按照特定的仲裁算法來決定是否仍判給該主設備。

（6）一個主控器可以在任意時刻撤銷其req信號，req信號一旦撤銷，仲裁器將認為該設備不再請求使用總線，因而撤銷其gnt信號（參考上文（1））。如果一個主控器只希望做一次總線傳輸，則它應當在發(fā)出frame的同一時鐘周期撤銷req。

（7）如果當前的主控器在它的gnt信號發(fā)出后，持續(xù)16個空閑周期還沒有開始總線操作，則仲裁器視其為超時，仲裁器可以在任意時刻撤銷gnt信號，以便服務于另一個設備。

1.3 pci總線仲裁的算法

目前，應用于pci總線仲裁的算法主要有固定優(yōu)先級算法和動態(tài)優(yōu)先級算法兩種，在固定優(yōu)先級算法中，各個設備的優(yōu)先級是事先確定好的，仲裁器針對事先設定好的優(yōu)先級為每個設備分配使用權。這種算法的缺點是：一旦pci總線事務非常繁忙，優(yōu)先級高的設備會占有總線不放，將導致優(yōu)先級低的設備無法申請到總線?？梢娺@是一種并不公平的算法，只適用于總線利用率非常低的情況，動態(tài)優(yōu)先級算法是在每次仲裁授權后動態(tài)改變各個設備的優(yōu)先級。在保證每個設備都有機會獲得總線的情況下，優(yōu)先級改變的算法可以是各式各樣的。最常用的是循環(huán)優(yōu)先級算法，即每次仲裁授權后將排隊中的設備優(yōu)先級加1。因其算法簡單，且對大部分應用都十分有效。本設計采用循環(huán)優(yōu)先級算法。

1.4 總線停靠

當pci總線空閑時，一個設備從申請總線到被授權使用，最小也需要2個時鐘周期，這對于pci總線是一種浪費。因此仲裁器通常選中一個最經常占用總線的設備，pci總線空閑時將gnt＃賦予它，這叫做總線?？?。當總線空閑時，該設備需要占用總線時可馬上得到批準。

2 雙主設備pci總線仲裁器的實現(xiàn)

下面描述了一個具有兩個設備的總線仲裁器的硬件實現(xiàn)，其一為trimedia嵌入式dspcpu pnx1300，其二為intel i82559網絡控制器，系統(tǒng)結構如圖2所示。

該仲裁器的接口信號如表1所示。

為設計方便起見，在程序中設計三類狀態(tài)機：總線狀態(tài)狀態(tài)機、總線主設備查詢狀態(tài)機、仲裁狀態(tài)機。

2.1 總線狀態(tài)狀態(tài)機

總線狀態(tài)狀態(tài)機用于記錄總線事務的狀態(tài)，定義如下：

type bus_state is（idle，busy，last_data，finish）
四種狀態(tài)分別表示總線空閑、忙、最后一個數(shù)據(jù)傳輸期以及傳輸完成。狀態(tài)圖如圖3。

2.2總線主設備查詢狀態(tài)機

總線主設備查詢狀態(tài)機用來決定當前是否需要重新指定一個主設備，重新指定一個主設備的條件是：（1）當前被授權的設備已開始傳輸；（2）當前被授權的設備沒有開始傳輸并且超時。將主設備查詢狀態(tài)分為idle、gnt1、gnt2、wait_nobusy和wait_busy2五個狀態(tài)，并設置計數(shù)器count，當總線上某個設備被授權，但16個周期仍然沒有開始操作，count超過16，被視為超時，仲裁器可以撤銷其仲裁授權，并傳授其他設備，程序根據(jù)這個狀態(tài)機的輸出結果決定仲裁狀態(tài)機是否改變。

狀態(tài)轉換如圖4所示，狀態(tài)機描述的vhdl代碼略。

主設備查詢狀態(tài)機的輸出信號search_master：

該狀態(tài)機的驅動條件是由總線狀態(tài)狀態(tài)機的輸出結果（busbusy）、仲裁狀態(tài)機的狀態(tài)（idle，park）和計數(shù)器的產生的超時信號（timeout）組成，設置wait_busy2的目的是為了避免可能會在ad線和par線上出現(xiàn)的沖突。該狀態(tài)機的輸出search_master作為仲裁狀態(tài)機狀態(tài)轉換使能信號，只有該信號有效時，仲裁狀態(tài)機才進行當前狀態(tài)的改變。

2.3 仲裁狀態(tài)機

仲裁狀態(tài)機表示總線仲裁器的狀態(tài)，定義如下：


狀態(tài)轉變過程如圖5所示，狀態(tài)機描述的vhdl代碼略。

仲裁器根據(jù)仲裁狀態(tài)機當前狀態(tài)控制仲裁授權信號（gnt）的給出。

2.5 資源占用情況分析

可編程邏輯器件使用lattice公司的isplsi2064e135lt100，在isplever中綜合本例程序，結果如表2。