新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 邏輯測試筆的分析與制作試題

邏輯測試筆的分析與制作試題

作者: 時間:2011-01-20 來源:網(wǎng)絡(luò) 收藏

一、填空

1、完成下列數(shù)的轉(zhuǎn)換:

1)(375.2368=FD.4C1 16= 11111101.010011110 2

2)(48A16= 2212 8= 1162 10

3)(3728= FA 16= 0110100102

4)(11101.112=29.75 10= 1D.C 16

2、當(dāng)兩個OC門的輸出都是高電平時,總輸出為(高電平 )電平;只要有一個OC門的輸出是(低電平 )電平,總輸出F為低電平。這體現(xiàn)了(與 )關(guān)系,因此稱為線。

3、三態(tài)門與普通門電路不同,普通門電路的輸出只有兩種狀態(tài):(高電平 )或(低電平);三態(tài)門輸出有3種狀態(tài): ( 高電平 )、(低電平 )、( 高阻態(tài))。

4、或門、或非門等TTL電路的多余輸入端不能(懸空 )。只能( 接地 )。

二、化簡

1、用公式法將下列函數(shù)化簡為最簡的“與或”表達(dá)式:

1FBCAB

2FABBCD=A+B

3FBCAD=+D+

4 F DACB=++AB+AC

5F AB)+C)+BCDD=AB+C++A

2、用卡諾圖化簡下列函數(shù):

1 FAB,CD=m0,14,69,13,14,15=AD+ABC+BC

2 FAB,C,D,)=m0,1,3,8,911,13,14,)=+D+AD+ABC

3 FA,B,C,D=m2,9,10,12,13+d15,14=D+AB+AD+C

4 FA,B,CD=m0,1,35,8,9=+D+D

5 FA,B,C,D=m0,1,4,7,9,10,13+d2,58,12,15=+BD

三、簡答題

1、什么是門電路?什么是正邏輯?什么是負(fù)邏輯?

解:能夠?qū)崿F(xiàn)邏輯運(yùn)算的電路就叫做邏輯門電路。高電平代表邏輯“1”,低電平代表邏輯“0”,稱為正邏輯,反之為負(fù)邏輯。

2、二極管、晶體管用于數(shù)字電路中與用于模擬電路有什么不同?

解:二極管、晶體管用于數(shù)字電路中大部分工作在飽和區(qū)和截止區(qū),相當(dāng)于開關(guān)的接通和斷開;而在模擬電路中主要工作在放大區(qū)。

3、若與非門的輸人為A1,A2,A3,當(dāng)其中的任意一個輸入電平確定之后,能否決定其輸出?對于或非門,情況又如何?

解:對于與非門,當(dāng)其中的任意一個輸入低電平時,其輸出為高電平;對于或非門,當(dāng)其中的任意一個輸入高電平時,其輸出為低電平。

4、雙極型器件構(gòu)成的集成電路主要有哪些?單極型器件構(gòu)成的集成電路主要有哪些?

解:雙極型器件構(gòu)成的集成電路主要有TTL、ECLHTL、I2L。單極型器件構(gòu)成的集成電路主要有NMOS、PMOS、CMOS。

5、TTL集成電路和CMOS集成電路使用時輸出端、輸入端、多余輸入端應(yīng)如何處理?有什么區(qū)別。

解:TTL集成電路(OC門和三態(tài)門除外)使用時輸出端不允許并聯(lián)使用,也不允許直接與+5V電源或地線相連,否則,將會使電路的邏輯混亂并損壞器件。其輸入端外接電阻要慎重,對外接電阻的阻值有特別要求,否則會影響電路的正常工作。而多余輸入端:或門、或非門TTL電路的多余輸入端不能懸空,只能接地。與門、或與非門TTL電路的多余輸入端可以懸空、與其它輸入端并聯(lián)使用、直接或通過電阻與電源相接。

CMOS集成電路使用時不用的輸入端不允許懸空,必須按邏輯要求接UDDUSS,否則不僅會造成邏輯混亂,而且容易損壞器件;輸出端不允許直接與UDDUSS連接,否則將導(dǎo)致器件損壞。


上一頁 1 2 下一頁

關(guān)鍵詞: 邏輯

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉