FED矩陣掃描功率放大電路的研究與設(shè)計(jì)
0 引 言
場致發(fā)射
如圖1所示,F(xiàn)ED和大多數(shù)平板顯示器一樣,也是采用行列矩陣選址驅(qū)動(dòng)工作方式,陽極加固定電壓,柵極作為行電極,陰極作為列電極,每個(gè)行列電極交叉點(diǎn)就構(gòu)成了一個(gè)像素單元。陽極電壓由熒光粉所需的工作電壓決定,行電極是逐行或者隔行加上掃描電壓的,列電極加上視頻圖像信號,行列電壓差產(chǎn)生場電子發(fā)射,電子在陽極電壓的加速下轟擊熒光粉發(fā)光。行電極的功能就是尋址掃描,并在行掃描期間,匯集所有列的電流,提供系統(tǒng)所需功耗。如VGA系統(tǒng),設(shè)計(jì)的目標(biāo)是列驅(qū)動(dòng)電壓脈沖幅度為100 V,電流脈沖幅度最大為6 mA,電子發(fā)射時(shí)行收集的電流最大為3.84 A,對于更高分辨率的系統(tǒng)來說這個(gè)數(shù)值還會(huì)更高,這對柵極高壓功率放大電路提出了大電流和相對較大電壓(100~200 V)的要求。這就要求在選擇高壓驅(qū)動(dòng)晶體管或者M(jìn)OS管的時(shí)候要充分照顧到電壓和電流的要求,并且穩(wěn)定性要相當(dāng)好。對于集成電路來說要滿足這個(gè)要求會(huì)更加的困難,因?yàn)榧呻娐返闹谱鞴に囅拗?,在市場上現(xiàn)在還找不到為FED驅(qū)動(dòng)電流研制的專用芯片,借鑒PDP電路設(shè)計(jì)法,設(shè)計(jì)了一種基于PDP專用芯片 STV7696B的行集成系統(tǒng)。
實(shí)測FED陰極的逸出功典型值約為2 eV,實(shí)驗(yàn)測試的FED陰極的發(fā)射電流典型值約為3 mA/像素,最小陰極發(fā)射面積為O.4 mm×O.4 mm。表1是印刷型FED顯示器的主要性能參數(shù)。
2 分立式矩陣掃描功率放大電路
基于分立式的矩陣掃描功率系統(tǒng)是CPLD可編程器件完成對主板提供的行信號進(jìn)行譯碼,然后再經(jīng)過高壓MOS管的功率放大,完成整個(gè)系統(tǒng)。其系統(tǒng)框圖如圖2所示。
高壓功率放大部分不僅要對前級的低壓掃描脈沖進(jìn)一步拉高,同時(shí)還要提供電流負(fù)荷能力,這樣才能對列功率系統(tǒng)的灰度顯示提供足夠的電流。一般的晶體管和MOS管提供電流只有數(shù)百毫安,這對于系統(tǒng)來講可能會(huì)有提供功率不足的現(xiàn)象,所以功率型MOS管是該設(shè)計(jì)的最佳選擇。
如圖3所示,采用的是由功率型MOS管組成的推挽電路,低壓掃描脈沖進(jìn)入到高壓驅(qū)動(dòng)單元進(jìn)行放大。電路工作時(shí),兩只對稱的功率開關(guān)管每次只有一個(gè)導(dǎo)通,所以導(dǎo)通損耗小,效率高。圖3中MOS管Q1,Q2的參數(shù)相同,以推挽方式存在于電路中。當(dāng)脈沖為高電平時(shí),Q1管導(dǎo)通,Q2管截止,電路輸出低電平;當(dāng)脈沖為低電平時(shí),Q1管截止,Q2管導(dǎo)通,電路輸出高電平。通過兩只MOS管的交互導(dǎo)通,從而減低了功耗,提高了每個(gè)管的承受能力,適合于FED驅(qū)動(dòng)大電流的要求。由電阻R2和二極管D3組成的并聯(lián)鉗位電路,目的是使MOS的導(dǎo)通速度加快。
3 集成矩陣掃描功率放大電路
3.1 STV7697B簡介
STV7697B是ST公司生產(chǎn)的一種專用于PDP的掃描驅(qū)動(dòng)芯片,擁有一個(gè)頻率高達(dá)8 MHz的64位的級聯(lián)移位寄存器,可以實(shí)現(xiàn)64路高壓大電流輸出。通過級聯(lián),可以實(shí)現(xiàn)任意的垂直像素。低壓部分邏輯控制采用5 V的電壓,高壓部分最大供電電壓為170 V,所有的輸入均與CMOS兼容。STV7697B同時(shí)還具有以下特點(diǎn):
(1)峰值輸出電流一200/750 mA;
(2)最大源極輸出電流1 A;
(3)消隱信號控制;
(4)互補(bǔ)的輸出控制;
(5)100腳的TQFP封裝。
3.2 STV7697B驅(qū)動(dòng)方案
圖4是芯片的工作時(shí)序波形圖,工作時(shí)SIN腳接收從控制板發(fā)出的掃描信號,極性傳輸方向選擇控制端F/R選擇傳輸方向,信號在行同步時(shí)鐘CLK的上升沿變化瞬間在移位寄存器中移位前進(jìn),在STB控制下移位寄存器的數(shù)據(jù)就放到鎖存器中,當(dāng)BLK允許輸出時(shí),信號經(jīng)過內(nèi)部功率放大器增益輸出相應(yīng)的高壓信號。
FED矩陣掃描集成驅(qū)動(dòng)電路設(shè)計(jì)采用的是FPGA芯片控制產(chǎn)生行驅(qū)動(dòng)所需的控制信號,結(jié)合STV7697B芯片的內(nèi)部結(jié)構(gòu)以及時(shí)序要求。STV7697B 可級聯(lián)使用,實(shí)現(xiàn)矩陣掃描輸出,它的實(shí)際設(shè)計(jì)框圖如圖5所示。行電路工作時(shí),每一個(gè)行周期內(nèi),高電平有效的SIN信號先從第一片STV7697B的SIN 端輸入,從芯片的SOUT端輸出,再與后一芯片的SIN端級聯(lián)。這樣,在行掃描脈沖CLK信號的周期內(nèi),掃描數(shù)據(jù)電平從第一個(gè)輸出端依次移位到最后一個(gè)輸出端,各信號經(jīng)過內(nèi)部功率放大器增益輸出相應(yīng)行的掃描脈沖,加載到FED顯示屏行電極上。
評論