新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于功耗限制的CMOS低曝聲放大器最優(yōu)化設(shè)計(jì)

基于功耗限制的CMOS低曝聲放大器最優(yōu)化設(shè)計(jì)

作者: 時(shí)間:2007-04-05 來(lái)源:網(wǎng)絡(luò) 收藏

在無(wú)線射頻接收機(jī)中,射頻信號(hào)要經(jīng)過(guò)諸如濾波器、低噪聲放大器及中頻放大器等單元模塊進(jìn)行。由于每個(gè)單元都有固有噪聲,從而造成輸出變差。采用多級(jí)級(jí)聯(lián)的系統(tǒng),前面幾級(jí)的噪聲系數(shù)對(duì)系統(tǒng)影響最大。為了降低整個(gè)系統(tǒng)的噪聲系數(shù),必須降低第一、二級(jí)的噪聲系數(shù)并適當(dāng)提高它們的功率,以降低后面各級(jí)的噪聲對(duì)系統(tǒng)的影響[1]。低噪聲放大器LNA(L0W-Noise Amplifier)作為無(wú)線射頻接收機(jī)最前端的關(guān)鍵部件,要求:(1)噪聲最小,同時(shí)又要求具有一定的。(2)要求它有足夠大的線性范圍。(3)要求它與輸入和輸出端口有良好的匹配,以達(dá)到最大功率或者最小噪聲系數(shù),而這兩者又很難同時(shí)達(dá)到,需要選擇一個(gè)折衷方案。(4)要求它應(yīng)具有一定的選頻功能,以抑制帶外和鏡像頻率的干擾。基于低噪聲放大器的上述四方面要求,本文從功耗限制下的噪聲最優(yōu)化、阻抗匹配及小信號(hào)方面出發(fā),詳細(xì)討論低噪聲放大器的設(shè)計(jì)方法,并采用0.25μmCMOS工藝設(shè)計(jì)一種工作在2.4GHz頻率下、可應(yīng)用于藍(lán)牙系統(tǒng)收發(fā)器的全集成的低噪聲放大器。

1 電路分析與設(shè)計(jì)

采用電感源極負(fù)反饋、單端輸入的基本電路形式[2-3]實(shí)現(xiàn)的低噪聲放大器(LNA)如圖1所示。圖中,M1、M2和LS組成電感負(fù)反饋共源共柵casocode放大電路,以獲得高隔離度、低噪聲系數(shù)和良好的輸入阻抗匹配。在輸入回路中,Lg1、Lg2與M1的Cgs1及Ls。諧振在2.4GHz,并與輸入端50=Ω阻抗相匹配,Cb1為輸入端的隔直電容。在輸出回路中,Lt與M2漏極的等效電容諧振在2.4GHz。M3、Rref和Rbias組成偏置電路,調(diào)節(jié)Rref的大小可控制電路直流工作點(diǎn)和靜態(tài)功耗。M1柵極的偏置電壓主要由Rref和M3決定,而Rbias可以進(jìn)行微調(diào)。

1.1 功耗限制下的噪聲最優(yōu)化

主放大管M1對(duì)電路的噪聲貢獻(xiàn)最大,主要表現(xiàn)為溝道熱噪聲和柵感應(yīng)噪聲。根據(jù)噪聲理論[4-5],溝道寬度W和靜態(tài)電流越大,噪聲越小,但實(shí)際的設(shè)計(jì)必須考慮功耗的限制,不可能用增大功耗的辦法來(lái)減小噪聲。本設(shè)計(jì)的功耗要求小于15mW。下面以此為約束條件推導(dǎo)出如何選擇M1的尺寸以獲得最優(yōu)噪聲。

系統(tǒng)噪聲系數(shù)的近似表達(dá)式為:

式中,γ、δ分別為MOS管溝道熱噪聲系數(shù)和感應(yīng)柵噪聲系數(shù),c為這兩種噪聲之間的相關(guān)系數(shù)(它們的取值由工藝決定),ω0是諧振頻率,υsat、εsat分別表示電子的飽和速度及速度飽和時(shí)的電場(chǎng)強(qiáng)度,Rs為50Ω信號(hào)源阻抗,PD為電路功耗,Po為輸出功率,Vdd為電源電壓,Vod為輸出電壓的大小。

由Charter公司0.25μmCMOS RF。工藝可以確定M1可取的最小溝道長(zhǎng)度L≌0.241μm,電子飽和速度υsat=76090m/s,電子的有效遷移率μeff=0.03932m2/(υs),速度飽和電場(chǎng)強(qiáng)度為


噪聲系數(shù)F與M1尺寸選取有著以下密切關(guān)系:



式中,QL為輸人諧振同路的品質(zhì)因子,Cgs為MOS管柵源之間的電容,Cpx為MOS管柵氧化層電容密度。由公式(3)、(4)、(5)、(6)、(7)可得:

對(duì)于每一個(gè)功耗值,都對(duì)應(yīng)一個(gè)最佳的Ql,opt值,使該功耗下的噪聲系數(shù),最小。應(yīng)用Matlab數(shù)學(xué)軟件分析得到在15mW的功耗限制下取得最小噪聲時(shí)的QL,opt為9.2。代人下式可汁算出M1的溝道寬度為:

本設(shè)計(jì)中M2的溝道寬度和長(zhǎng)度同M1一致,也取為Wm2≌160μm,L≌0.24μm。

1.2 阻抗匹配[6]

低噪聲放大器的輸入阻抗可寫(xiě)為:

MOS管的溝道寬度和長(zhǎng)度確定后,可以對(duì)放人器進(jìn)行直流靜態(tài)工作點(diǎn)分析,確定M1管的直流參數(shù):gml=4.93×10-2A/V,cgsl=2.30×10-13F,Cgdl=O.71×10-13F。根據(jù)(11)和(12)式可計(jì)算出:Lt≈0.275nH,Lg1+Lg2≈18.86nH。在后面的電路仿真中,對(duì)器件參數(shù)做了微調(diào),最終取Ls=0.43nH,Lg1=Lg2=8.89nH,這與理論計(jì)算非常接近。Lt與M2漏極的等效電容諧振在2.4GHz下,M2漏極的等效電容可由直流靜態(tài)工作點(diǎn)仿真分析得到:Cdd2=0.76x10-13F,從而可算出Lt≈6nH。為了與50Ω的輸出負(fù)載電阻匹配,由輸出阻抗的Smith圓圖可確定cb2=o.7pF,CL=O.6pF。

1.3 電壓增益

LNA的電壓增益主要由輸入級(jí)的總跨導(dǎo)和輸出端的負(fù)載決定[7-8]。圖2所示的是LNA基本電路的小信號(hào)等效電路(這里忽略了,溝道調(diào)制效應(yīng)的影響)。其中兄RS為信號(hào)源內(nèi)阻,Rl=ωTLs是LNA輸入阻抗的實(shí)部,R2≈Q′Lω0Lt是輸出阻抗的實(shí)部,Q′L為電感Lt的品質(zhì)因子,ωT是M1的截止頻率。當(dāng)輸入、輸出回路諧振在工作頻率ωo時(shí),由圖2可得到輸入回路的總跨導(dǎo)為:

M1的小信號(hào)電流glmlVin一部分流過(guò)M2,另一部分流過(guò)M1漏極的等效電容Cl(C1=Cdb1+Csb2)。流過(guò)M2的電流為:


當(dāng)輸出端電感Lt與M2的漏極總電容C2諧振在工作頻率時(shí),則電壓增益為:

因此,增大晶體管的跨導(dǎo)和電感的Q′L值能有效地提高增益。另外,源極負(fù)反饋電感Ls的取值對(duì)增益也有影響。一般可以采用增大靜態(tài)電流和晶體管尺寸的方法增大跨導(dǎo),但應(yīng)考慮電路功耗的限制。本文設(shè)計(jì)的LNA采用的電感均為CMOS工藝的片內(nèi)螺旋電感,Q′L值都不高,所以應(yīng)選用Q′L值高的螺旋電感以提高增益。

2 模擬結(jié)果

電路中所有元件取自Chater公司0.25μmCMOS RF工藝庫(kù),并全部集成在芯片內(nèi)部。使用Cadence的Spec-tre進(jìn)行了模擬分析。LNA的S參數(shù)如圖3所示,由圖可知,模擬顯示該放大器的功耗為16mW,正向增益S21在2.4GHz頻率時(shí)最大值為15dB,反射系數(shù)S11小于-23dB,S22小于-20dB。由此說(shuō)明低噪聲放大器實(shí)現(xiàn)了與輸入、輸出端口的良好匹配,并能取得較大的增益。噪聲系數(shù)的頻率響應(yīng)如圖4所示,NF在2.4GHz處取得最小值2.7dB。對(duì)線性度進(jìn)行了模擬,LNA的1dB壓縮點(diǎn)如圖5所示,1dB壓縮點(diǎn)為-10.5dBm。表1列出了低噪聲放大器的模擬結(jié)果。

本文詳細(xì)介紹了功耗限制條件下噪聲最優(yōu)化的低噪聲放大器的設(shè)計(jì)方法,并采用0.251μmCMOS RF工藝設(shè)計(jì)了一種2.4GHz低噪聲放大器。模擬結(jié)果表明,采用2.5V電源時(shí),功耗為16mW,在2.4GHz工作頻率下,正向增益S21可達(dá)15dB,反射參數(shù)S11小于-23dB,S22小于-20dB,噪聲系數(shù)NF為2.7dB。



關(guān)鍵詞: 信噪比 增益 傳輸

評(píng)論


技術(shù)專(zhuān)區(qū)

關(guān)閉