基于并行相關的實時時差估計器設計與實現

2.2 基于DSP48E的并行相關器

Xilinx公司的Virtex-5系列FPGA具有多個集成了補碼乘法器和48位累加器的DSP48E硬核乘加單元[11]。每個硬核乘加單元不僅支持最高550 MHz的乘法累加器工作模式，并且?guī)в杏糜谠鰪娦阅艿目蛇x流水線級數。相鄰的單元之間具有專用的級聯(lián)通道，不需消耗片上邏輯與布線資源，只需進行簡單的配置（圖3）即可實現圖2所示的并行相關結構。單個DSP48E硬核乘加單元有5個時鐘的流水延遲，具有2m+1個乘加單元的并行相關結構,進行相關運算所需時間為:

2.3 m的選取[12-13]
為了確定m的取值，需要知道兩接收機信號的粗略到達時間差及誤差。當采用線性檢波和固定門限檢測時，到達時間測量的均方根變化為：

其中，floor(·)表示向上取整。實際應用中，可根據具體參數情況計算選擇。
2.4 時差估計器的硬件實現
下面以2.2節(jié)基于DSP48E的并行相關器為核心設計時差估計器。設計采用的具體參數為：脈沖前沿最大為200 ns，中頻SNR為10 dB，fclk與fs為250 MHz。由式(11)可求得m最小為48，即并行相關器需97個DSP48E硬核乘加單元。為了減少運算量，在滿足定位精度需求下，只采集n=4 096(16.384 μs)的脈沖數據進行相關運算。

時差估計器系統(tǒng)主要包括高速ADC與Virtex-5 FPGA。ADC完成兩路信號的模數轉換，數據存儲與讀取、時差粗測、并行相關與時差提取以及ADC和通信控制則全部在一片FPGA內完成。

ADC采用ADI公司的AD9211。AD9211為10 bit、最高300 MS/s、低功耗、模擬輸入帶寬700 MHz的采樣芯片。該產品采用1.8 V單電源，功耗僅437 mW,在70 MHz輸入頻率條件下能保持優(yōu)良的信噪比(60.1 dB FS)和SFDR(-80 dBc)。AD9211還含有內置基準電壓源和采樣保持,最高300 MS/s的LVDS輸出可方便地與FPGA高速連接[14]。

FPGA采用Xilinx公司Virtex-5系列的XC5VSX50T。該芯片具有8 160個Virtex-5 Slices，132個36 Kbit Block RAM/FIFO以及288個DSP48E Slice；12個增強型的數字時鐘管理模塊(DCM)和6個相位匹配時鐘分配器(PMCD)；480個用戶I/O端口支持1.2 V~3.3 V多種通用的單端和高速差分端口標準及數控阻抗(DCI)；1個兼容PCI Express的集成端點模塊，4個三態(tài)以太網MAC(媒體訪問控制器)，12個100 Mb/s~3.75 Gb/s的RocketIO GTP高速串行收發(fā)器模塊[11]。

時差估計器的信號處理結構如圖4所示。兩路接收信號經射頻模塊變頻至中頻，兩路中頻信號同時經250 MS/s采樣后通過LVDS送入FPGA，同時檢波后與固定門限比較生成兩路觸發(fā)信號。在FPGA內，采樣信號先經過FIFO進行緩沖。在兩路觸發(fā)信號的控制下，測量粗略到達時差并對脈沖數據進行存儲，然后對兩路脈沖數據進行并行相關運算，提取時延得到精確時差。精確時差結果經通信接口送至定位處理器進行定位解算。

3 實驗及結果分析
3.1 性能比較分析

利用式(8)可求得時差估計器N=4 096點的相關運算時間，將運算時間與硬件資源消耗列于表3。為便于比較，將FPGA實現N=8 192點FFT的運算時間與硬件資源消耗同時列出。

頻域互相關法測時差共需要進行3個8 192點FFT/IFFT和8 192次復數乘法，結合上表可知，頻域互相關法的硬件資源消耗與運算周期都將遠遠高于本文設計的時差估計器。在fclk為250 MHz的情況下，本文設計的時差估計器可對重頻最高為58 kHz的雷達信號進行實時時差估計，無需復雜的時序約束設計，避免了高系統(tǒng)時鐘對系統(tǒng)穩(wěn)定性的影響，降低了硬件實現難度。

3.2 實驗結果分析
　 利用該時差估計器對常用雷達信號進行測試，各信號參數設置如下：
　 Signal 1：單載頻脈沖信號，脈寬0.5 μs；
　 Signal 2：單載頻脈沖信號，脈寬1 μs；
Signal 3：線性調頻信號，脈寬100 μs，帶寬10 Mb/s。
測試結果（如表4）表明該時差估計器可以完成無源定位中對雷達信號的高精度實時時差估計，估計精度優(yōu)于10 ns。

本文從時域互相關的原理出發(fā)，優(yōu)化設計并實現了一種基于DSP48E硬核乘加單元的高效并行相關時差估計器，與頻域互相關法測時差相比，以更少的硬件資源實現更快的運算速度，在降低硬件實現難度的同時提高了系統(tǒng)穩(wěn)定性。實際測試結果表明,該時差估計器可以滿足無源定位中高精度實時時差測量的要求，具有重要的應用價值。