新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 三相交錯(cuò)式雙向DC/DC儲(chǔ)能變流器的研究

三相交錯(cuò)式雙向DC/DC儲(chǔ)能變流器的研究

作者: 時(shí)間:2012-04-09 來源:網(wǎng)絡(luò) 收藏
模式下,保持與單相模式相同的輸入輸出,并保持功率管的開關(guān)頻率不變,3個(gè)功率管交替導(dǎo)通且互差120°,設(shè)其驅(qū)動(dòng)波形占空比分別為D1,D2,D3。當(dāng)VS1導(dǎo)通時(shí),電感L1處于充電狀態(tài),電感電流正向變化量為:
三相交錯(cuò)式雙向DC/DC儲(chǔ)能變流器的研究
式中:t0為VS1關(guān)斷時(shí)刻;t1,t2為VS2開通與關(guān)斷時(shí)刻;t3,t4為VS3開通與關(guān)斷時(shí)刻。
穩(wěn)態(tài)工作時(shí),△iL1+=△iL1-,則有:
Uo/Ui=D1+D2+D3=D (6)
為了便于PWM驅(qū)動(dòng)波形的移相設(shè)計(jì),取D1=D2=D3=D/3。當(dāng)VS2,VS,開斷及Boost模式下結(jié)論相同。工作在Buck模式時(shí),3個(gè)橋臂的工作時(shí)序如圖2a~c所示。前T/3,VS1以D/3開斷;中間T/3周期,VS3以D/3開斷;后T/3,VS5以D/3開斷。當(dāng)功率管開通時(shí),Ui直接加在輸出端,當(dāng)功率管關(guān)斷時(shí),功率二極管實(shí)現(xiàn)續(xù)流作用。同理,工作在Boost模式時(shí),3個(gè)橋臂工作時(shí)序如圖2d~f所示。

本文引用地址:http://m.butianyuan.cn/article/230789.htm

三相交錯(cuò)式雙向DC/DC儲(chǔ)能變流器的研究


該系統(tǒng)設(shè)定Buck模式對(duì)蓄電池充電,Boost模式蓄電池放電。如圖2所示,三相交錯(cuò)Buck模式下,變流器對(duì)蓄電池充電,假設(shè)充電電流為恒定I,流經(jīng)3個(gè)電感的平均電流分別為IL1,IL2,IL3。由于三相橋臂采用并聯(lián)結(jié)構(gòu),有I=IL1+IL2+IL3,在三相電路結(jié)構(gòu)完全相同的情況下,有IL1=IL2=IL3=I/3,而單相模式時(shí)相同的充電電流下iL=I。Buck模式下,電感電流紋波系數(shù)計(jì)算式為:
三相交錯(cuò)式雙向DC/DC儲(chǔ)能變流器的研究
式中:d為開關(guān)管驅(qū)動(dòng)波形的占空比;fs為開關(guān)頻率。
由上述可知,三相模式下的fs與單相相同,d=D/3,電感電流為單相模式的1/3,可得ri不變,電流紋波為單相模式的1/3。因此,在相同頻率及電感等運(yùn)行條件下,較單相模式DC/DC變流器,三相交錯(cuò)模式DC/DC變流器流經(jīng)電感的電流較小,且三相電流波峰互差120°,疊加后總電流紋波減小。同樣,三相交錯(cuò)Boost模式下,蓄電池處于放電狀態(tài),放電電流等于三相電感電流之和,放電電流紋波及電感電流都比單相模式小。

3 三相交錯(cuò)PWM驅(qū)動(dòng)波形的產(chǎn)生方式
該變流器數(shù)字控制系統(tǒng)采用DSP作為主控器,通過配置DSP內(nèi)部事件管理器(EV)的各寄存器,可產(chǎn)生6路互不干擾的PWM驅(qū)動(dòng)波形。雙向
DC/DC變流器可工作在獨(dú)立PWM和互補(bǔ)PWM兩種模式下,在此選擇獨(dú)立PWM工作方式。即當(dāng)系統(tǒng)工作在Buck模式時(shí),僅上橋臂功率管工作,所有下橋臂功率管可靠關(guān)斷;當(dāng)系統(tǒng)工作在Boost模式時(shí),僅下橋臂功率管工作,所有上橋臂功率管可靠關(guān)斷。由于EV基于同一個(gè)時(shí)鐘信號(hào)產(chǎn)生PWM驅(qū)動(dòng)波,各PWM波同相位,需要經(jīng)過移相才能應(yīng)用于三相交錯(cuò)變流器系統(tǒng)。在此采用FPGA內(nèi)部FIFO存儲(chǔ)器實(shí)現(xiàn)PWM波形移相功能。
在QuartusⅡ中,F(xiàn)IFO模型可用MegaWizard創(chuàng)建,也可用HDL代碼創(chuàng)建,兩種創(chuàng)建方式實(shí)際都是對(duì)存儲(chǔ)器進(jìn)行參數(shù)配置的過程,在此選用
VHDL語言創(chuàng)建該模型。該系統(tǒng)設(shè)定功率管開關(guān)頻率為5 kHz,因此DSP應(yīng)產(chǎn)生周期為200 ms的PWM驅(qū)動(dòng)波形,對(duì)其進(jìn)行60°和120°移相,實(shí)際就是進(jìn)行200/3 ms和400/3 ms的延時(shí)。選用頻率為33 MHz的FPGA,F(xiàn)IFO數(shù)據(jù)讀入讀出的頻率直接使用系統(tǒng)頻率,若要產(chǎn)生200/3 ms的延時(shí),F(xiàn)IFO壓棧深度應(yīng)該為2 200,若要產(chǎn)生400/3 ms的延時(shí),F(xiàn)IFO壓棧深度應(yīng)該為4 400,因此配置FIFO最大壓棧深度為8 192,對(duì)應(yīng)地址寬度為13。系統(tǒng)Boost,Buck驅(qū)動(dòng)波形相互獨(dú)立,F(xiàn)IFO位寬設(shè)置為2,分別實(shí)現(xiàn)Buck與Boost驅(qū)動(dòng)波形的移相。
配置兩個(gè)FIFO模型FIFO1與FIFO2,分別設(shè)置兩個(gè)計(jì)數(shù)變量,使得FIFO1讀使能滯后寫使能2 200個(gè)系統(tǒng)時(shí)鐘周期,則產(chǎn)生60°波形移相;使得FIFO2讀使能滯后寫使能4 400個(gè)系統(tǒng)時(shí)鐘周期,則產(chǎn)生120°波形移相。最后需要對(duì)FIFO模型進(jìn)行端口映射,其輸入映射到DSP的PWM輸出端,輸出映射到PEBB模塊驅(qū)動(dòng)輸入端,復(fù)位信號(hào)端映射到DSP輸出移相使能端。當(dāng)輸出使能端有效時(shí),F(xiàn)PGA對(duì)三相驅(qū)動(dòng)波形進(jìn)行相應(yīng)移相,系統(tǒng)工作在三相交錯(cuò)模式;當(dāng)輸出使能無效時(shí),F(xiàn)PGA直接輸出一相原始波形,系統(tǒng)工作在單相模式,如此可以輕松實(shí)現(xiàn)兩種模式的切換。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉