基于FPGA的監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)

摘要：在核監(jiān)測(cè)中，常將各種傳感器輸出的信號(hào)通過(guò)A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)，然后利用數(shù)字信號(hào)處理技術(shù)對(duì)各種核信號(hào)進(jìn)行數(shù)字處理。為了準(zhǔn)確測(cè)量核信號(hào)數(shù)字波形的各種參數(shù)，對(duì)基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計(jì)和測(cè)試分析。實(shí)驗(yàn)表明，該數(shù)字示波器能準(zhǔn)確獲取核信號(hào)的數(shù)字渡形及各種參數(shù)的值，可對(duì)核信號(hào)的波形進(jìn)行錄制、回放和精確分析，為核監(jiān)測(cè)及其儀器準(zhǔn)確設(shè)計(jì)提供有力的保證。

福島核事故促進(jìn)了核監(jiān)測(cè)儀器的飛速發(fā)展。在核爆監(jiān)測(cè)中，需對(duì)核輻射的各種信號(hào)如光輻射、放射線沾染、沖擊波、電磁輻射等進(jìn)行測(cè)量，通過(guò)測(cè)量這些信號(hào)的時(shí)間、幅度和信號(hào)波形信息，判斷核爆炸的時(shí)間、位置、方式和當(dāng)量等。為了將信號(hào)存儲(chǔ)、分析及各種數(shù)學(xué)處理，需要將核信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)?；?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/FPGA">FPGA的數(shù)字存儲(chǔ)示波器可以實(shí)現(xiàn)核信號(hào)的采集、存儲(chǔ)及各種處理，獲取核信號(hào)的各種參數(shù)，輸出報(bào)警信息，再將獲取的信號(hào)通過(guò)GPRS、北斗1和數(shù)傳電臺(tái)等多種方式傳送至指揮中心，為核監(jiān)測(cè)決策提供數(shù)據(jù)支持。下面就基于FPGA雙口RAM的數(shù)字存儲(chǔ)示波器進(jìn)行設(shè)計(jì)研究。

1 FPGA簡(jiǎn)介

現(xiàn)場(chǎng)可編程門陣列(FPGA)是在專用集成電路(ASIC)的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)。其主要特點(diǎn)就是完全由用戶通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)時(shí)，不需額外地改變PCB電路板，只要在PC機(jī)上修改更新程序，使硬件設(shè)計(jì)工作成為軟件開(kāi)發(fā)工作。

通過(guò)編程可以立刻把一個(gè)通用的FPGA芯片配置成用戶需要的硬件數(shù)字電路，因而大大加快電子產(chǎn)品的研發(fā)周期，降低研發(fā)成本，縮短產(chǎn)品上市時(shí)間。FPGA具有高密度(一個(gè)器件內(nèi)部可用邏輯門可達(dá)數(shù)百萬(wàn)門)，運(yùn)行速度快(管腳間的延時(shí)小，僅幾個(gè)納秒)的特點(diǎn)。用FPGA設(shè)計(jì)數(shù)字電路可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)，縮小數(shù)據(jù)規(guī)模，提高系統(tǒng)的穩(wěn)定性。FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，而且開(kāi)發(fā)軟件投入少、芯片價(jià)格不斷降低，這使得FPGA占有越來(lái)越多的市場(chǎng)，特別是對(duì)小批量、多品種的產(chǎn)品需求，使FPGA成為首選。同時(shí)FPGA的Inte llectual Property(IP)越來(lái)越被高度重視，帶有IP內(nèi)核的功能塊在ASIC設(shè)計(jì)平臺(tái)上的應(yīng)用日益廣泛。尤其是FPGA很方便設(shè)計(jì)各模塊并行處理，極大地提高信號(hào)處理速度。由于FPGA的上述優(yōu)點(diǎn)，基于FPGA的各種儀器設(shè)計(jì)技術(shù)得到了越來(lái)越廣泛的應(yīng)用。

2 基于雙口RAM的數(shù)字示波器設(shè)計(jì)

2.1 基于雙口RAM的數(shù)字示波器的設(shè)計(jì)原理

核輻射探測(cè)傳感器將核輻射的各種信號(hào)轉(zhuǎn)換為電信號(hào)，該電信號(hào)為模擬信號(hào)，然后放大、成形等電路對(duì)模擬信號(hào)進(jìn)行適當(dāng)?shù)恼{(diào)理，高速A/D轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，F(xiàn)PGA對(duì)該數(shù)字信號(hào)進(jìn)行數(shù)字濾波、存儲(chǔ)等處理?；陔p口RAM的數(shù)字示波器原理圖如圖1所示。

?

?

2.2 模/數(shù)轉(zhuǎn)換電路

要對(duì)核信號(hào)進(jìn)行精確的數(shù)字分析處理，就需要對(duì)核信號(hào)進(jìn)行精確的數(shù)字取樣，取樣頻率越高，取樣結(jié)果越準(zhǔn)確。AD9244是Analog Devi ce公司生產(chǎn)的14位高速高精度模/數(shù)轉(zhuǎn)換器，具有750 MHz輸入帶寬，采用流水線技術(shù)，每個(gè)脈沖可進(jìn)行一次A/D變換，最高允許抽樣速率達(dá)到65 MHz。它專門應(yīng)用于峰峰值小于2 V的小信號(hào)模/數(shù)轉(zhuǎn)換系統(tǒng)，其最大的特點(diǎn)是體積小、功耗低、精度高。輸入模擬量在-1～1 V之間時(shí)，溢出位為0，輸入模擬電壓為-1 V時(shí)，輸出14位數(shù)字量為00000000000000;輸入模擬電源為0 V時(shí)，輸出數(shù)字量為10000000000000;輸入模擬量為1 V時(shí)，輸出數(shù)字量為11111111111111。輸入模擬量低于-1 V時(shí)，溢出位為1，輸出數(shù)字量為00000000000000;輸入模擬量高于1 V時(shí)，溢出位為1，輸出數(shù)字量為11111111111111。A/D取樣示意圖如圖2所示。NaI(T1)閃爍體探測(cè)器核脈沖信號(hào)經(jīng)放大整形后輸出近高斯波形模擬信號(hào)，再經(jīng)8138轉(zhuǎn)換為差分模擬信號(hào)進(jìn)入AD9244，F(xiàn)PGA輸出50 MHz時(shí)鐘信號(hào)ADC_CLK到AD9244作為ADC的時(shí)鐘源，AD9244則輸出50 MHz 14位數(shù)字信號(hào)及1位溢出位信號(hào)到FPGA，完成模擬核脈沖信號(hào)的高速采樣。每個(gè)ADC_CLK脈沖，ADC完成一次模/數(shù)變換。

?

?

2.3 雙口RAM IP核定制

存儲(chǔ)核監(jiān)測(cè)數(shù)字信號(hào)既可以使用FPGA內(nèi)部的FIFO存儲(chǔ)器，也可使用內(nèi)部RAM存儲(chǔ)器。FIFO存儲(chǔ)器控制簡(jiǎn)單，使用方便，但要訪問(wèn)存儲(chǔ)數(shù)據(jù)的中間數(shù)值不很方便;RAM存儲(chǔ)器使用更靈活，可以利用地址來(lái)處理RAM中的任何一個(gè)數(shù)據(jù)。在FPGA內(nèi)部，RAM有兩種類型，分別是BlockRAM和Distribute RAM。其中Block RAM為硬件RAM，集中分布在FPGA內(nèi)的一個(gè)區(qū)域，利用Block RAM存儲(chǔ)數(shù)據(jù)時(shí)，不占用其他邏輯資源。Distribu te RAM是由FPGA內(nèi)的邏輯元件綜合成的存儲(chǔ)單元，廣泛分布在FPGA的各個(gè)區(qū)域，離邏輯單元電路較近，用于存儲(chǔ)各邏輯電路處理的信號(hào)。數(shù)字示波器存儲(chǔ)的波形數(shù)據(jù)量較大，所以在雙口RAM采用Block RAM實(shí)現(xiàn)。

?

?

AD9244輸出的數(shù)字信號(hào)為14位，所以RAM的數(shù)據(jù)寬度設(shè)置為16位，雙口RAM數(shù)據(jù)讀、寫可采用相同的時(shí)鐘控制;波形存儲(chǔ)深度設(shè)定為1 024，即雙口RAM存儲(chǔ)1 024個(gè)采樣點(diǎn)數(shù)據(jù)，所以雙口RAM存儲(chǔ)器共占用16 Kb RAM空間。由于核儀器工作在高輻射污染區(qū)，人員一般不能進(jìn)入，通信一般采用無(wú)線通信方式，所以數(shù)據(jù)常采用串口通信方式。雙口RAM數(shù)據(jù)直接經(jīng)串口輸出的原理圖如圖3所示。雙口RAM數(shù)據(jù)經(jīng)FSL總線由Microblaze處理器輸出原理圖如圖4所示。A口用于RAM信號(hào)存儲(chǔ)，數(shù)據(jù)寬度16位，深度1 024。B口用于RAM數(shù)據(jù)輸出，若用ISE編寫串口程序，B口數(shù)據(jù)寬度為8位，深度2 048;若采用PLB或FSL總線IP核方式，B口數(shù)據(jù)寬度定制為16位(16位RAM數(shù)據(jù)加載到32位總線的低16位上，總線高16位補(bǔ)零)，深度為1 024。