基于DSP與CPLD的I2C總線接口的設(shè)計與實(shí)現(xiàn)

ＰＣＦ８５８３是一款帶有２５６字節(jié)靜態(tài)ＣＭＯＳ ＲＡＭ的時鐘／日歷芯片。地址和數(shù)據(jù)嚴(yán)格按照雙向雙線制Ｉ2Ｃ總線協(xié)議傳輸。內(nèi)置地址寄存器在每次讀／寫后自動遞增。關(guān)于ＰＣＦ８５８３的詳細(xì)說明請參看參考文獻(xiàn)。

２．１ 系統(tǒng)結(jié)構(gòu)設(shè)計

系統(tǒng)的基本功能是通過ＣＰＬＤ的Ｉ2Ｃ總線接口完成ＡＤＳＰ２１９９２（主控芯片）與ＰＣＦ８５８３的數(shù)據(jù)交換。系統(tǒng)框圖如圖３所示。

系統(tǒng)主要由兩個部分組成：一是ＤＳＰ與ＣＰＬＤ的接口；另一是Ｉ２Ｃ核。為了能在ＤＳＰ指定的時刻讀／寫ＰＣＦ８５８３的數(shù)據(jù)，使用ＤＳＰ的讀寫信號、同步時鐘和最高位地址控制數(shù)據(jù)的傳輸。最高位地址作為控制信號是因?yàn)椋模樱械模桑峡诒容^少，必須優(yōu)先供應(yīng)給其它外設(shè)，因此用它來產(chǎn)生ＤＳＰ提供給Ｉ2Ｃ核的片選信號。而ＤＳＰ的地址總線位數(shù)較多，最高位一般使用不到，這樣正好可以充分利用資源。

２．２ Ｉ2Ｃ核

Ｉ2Ｃ核原理示意圖如圖４所示。

整個Ｉ2Ｃ核由控制模塊和Ｉ／Ｏ模塊構(gòu)成。其中，控制模塊包括控制信號發(fā)生部分和時鐘開關(guān)，Ｉ／Ｏ模塊包括數(shù)據(jù)緩存和同步時鐘緩存。

當(dāng)ＤＳＰ的最高地址位出現(xiàn)一個有效信號時，便會使Ｉ2Ｃ核內(nèi)的觸發(fā)器產(chǎn)生一個全局使能信號ＥＮ它將會啟動時鐘、計數(shù)器和其它控制信號，但數(shù)據(jù)不會出現(xiàn)交換。如果此時ＤＳＰ的讀／寫同步產(chǎn)生，則會啟動相應(yīng)的讀／寫進(jìn)程，進(jìn)行數(shù)據(jù)傳輸。

Ｉ2Ｃ核的關(guān)鍵技術(shù)是：

①用計數(shù)器和全局使能信號ＥＮ配合觸發(fā)進(jìn)程。

由于Ｉ2Ｃ核的片選信號ＥＮ是由觸發(fā)產(chǎn)生的，不能象電平信號一樣由ＤＳＰ的Ｉ／Ｏ控制，因此只能通過精確的計數(shù)器定時和讀／寫使能信號共同判別控制。

讀／寫使能信號ＷＲ＿ＥＮ／ＲＤ＿ＥＮ也象ＥＮ那樣由觸發(fā)產(chǎn)生，因此也要用同樣的方法判別。

②同步時鐘的產(chǎn)生。

從圖２中可以看到，數(shù)據(jù)在同步時鐘的高電平脈沖時必須保持穩(wěn)定，如果此時發(fā)生變化將會被視為一個控制信號，而通信也會被中斷。因此，同步時鐘的高電平脈沖一定要在有效數(shù)據(jù)的中間出現(xiàn)。而所需的控制信號必須在同步時鐘正脈沖的時候出現(xiàn)。

③對數(shù)據(jù)總線進(jìn)行三態(tài)設(shè)置。 因?yàn)椋樱模梁停模樱校撸模粒裕炼际请p向數(shù)據(jù)線，在寫ＳＤＡ和ＤＳＰ＿ＤＡＴＡ的進(jìn)程中必須設(shè)置高阻態(tài)，否則會出現(xiàn)數(shù)據(jù)線狀態(tài)"不確定"。