嵌入式系統(tǒng)中外圍器件的能耗估算方法
下面以一個在仿真器中實現(xiàn)的外圍系統(tǒng)為例,說明如何估算能耗分布的情況,該仿真器由一個作為I/O控制器的協(xié)處理器和一個作為音頻模塊的ADC轉(zhuǎn)換器組成,它們結(jié)合在一起來驅(qū)動如麥克風(fēng)或揚聲器這樣的音頻器件。這些外圍器件是便攜式MP3撥放器這樣的嵌入式系統(tǒng)中的典型配置。
1. I/O 控制器
I/O 控制器接收來自處理器的數(shù)據(jù)并把它轉(zhuǎn)換為外圍器件硬件所需的格式。在某些系統(tǒng)中,協(xié)處理器的作用是I/O控制器,在其它情況中用現(xiàn)場可編程陣列(FPGA) 或 ASIC,甚至在一些情況下用主處理器擔(dān)任I/O控制器的功能。I/O控制器可與DMA直接通訊,以減少內(nèi)聯(lián)開關(guān)行為,并把主處理器釋放出來處理其它任務(wù)。I/O控制器的高級模型如圖3所示。
在模型中,協(xié)處理器隊列可與處理器、內(nèi)存和位于隊列與音頻/視頻器件間的通訊信道進行通訊。當(dāng)內(nèi)存訪問完成,協(xié)處理器將產(chǎn)生一個中斷來激活處理器。如果操作正在記錄到內(nèi)存上,DMA控制等待直到FIFO被填充到一個用戶定義的門限值,然后使用突發(fā)存取模式將數(shù)據(jù)寫入到存儲器。當(dāng)系統(tǒng)正利用DMA從存儲器播放音頻/視頻數(shù)據(jù)時,存儲器把一串?dāng)?shù)據(jù)寫入FIFO。通過突發(fā)存取模式可以減少總線操作時間,也減少了地址總線上的能耗。
I/O控制器能耗模型由制造商所給的數(shù)據(jù)表所產(chǎn)生。協(xié)處理器的有兩種電源模式:激活和空閑模式。采用數(shù)據(jù)表中的電源電壓和電流信息,由等式2可求得每個模式的等效電容值:
在激活模式中,通過這個電容可由等式3計算每個周期的能耗:
當(dāng)不訪問外圍器件時,協(xié)處理器處于空閑模式。此時,可由等式4計算出每個協(xié)處理器周期的協(xié)處理器能耗:
Ncoproc是總線頻率與協(xié)處理器頻率的比率。
評論