一種可變增益功率放大器的應(yīng)用設(shè)計(jì)

　　圖4 1 mm柵寬器件模型

　　圖5 功率放大器拓?fù)浣Y(jié)構(gòu)

　　3 CAD設(shè)計(jì)仿真與測試結(jié)果

　　按照圖1和圖5的拓?fù)浣Y(jié)構(gòu)，使用ADS仿真工具結(jié)合GaAs PHEMT工藝模型，對電路進(jìn)行設(shè)計(jì)和優(yōu)化。

　　利用ADS對功率放大器單片集成電路的無源元件進(jìn)行結(jié)構(gòu)設(shè)計(jì)和優(yōu)化，調(diào)整電容、帶線等匹配元件的尺寸，對電路的工作頻帶、增益、駐波、輸出功率和效率等參數(shù)進(jìn)行優(yōu)化，利用ADS中的諧波平衡仿真軟件進(jìn)行大信號仿真，并對版圖進(jìn)行電磁場仿真。ADS仿真包括原理圖仿真和版圖仿真，在原理圖仿真中，取得電路各個(gè)元件的初值，并按照設(shè)計(jì)目標(biāo)進(jìn)行優(yōu)化，但是原理圖仿真只考慮了有源器件、金屬帶線等器件的獨(dú)立測試模型，并未考慮版圖中器件之間的相互耦合，得到的元件值與實(shí)際情況是有差距的。為了精簡單片集成電路面積，器件間距接近單倍線距，必須考慮線間耦合對放大器性能的影響，因此，使用2.5D版圖仿真工具M(jìn)OMENTUM,采用矩量法對電路的線間耦合及層間耦合進(jìn)行了電磁場仿真。

　　圖6 功率放大器的仿真及測試結(jié)果

　　圖6中的虛線是經(jīng)過優(yōu)化之后的放大器版圖電磁場仿真結(jié)果，實(shí)線為測試結(jié)果。由圖中可知增益控制范圍為35 dB,1 dB壓縮點(diǎn)輸出功率Po(1 dB)在頻帶內(nèi)都大于33 dBm,功率附加效率ηPAE大于30%.本文設(shè)計(jì)的帶增益控制功能的功率放大器單片集成電路采用GaAs工藝進(jìn)行流片驗(yàn)證，并進(jìn)行載體測試，單片集成電路的安裝采用裝架和鍵合工藝，安裝完成的載體如圖7所示。分析仿真和實(shí)測結(jié)果，增益變化曲線在Vc為0,-0.2,-0.4和-0.6V吻合得較好，在Vc為-0.8V和-1V時(shí)有一定的偏差，實(shí)測的增益比仿真要低2~4dB,原因可能是當(dāng)FET的柵壓偏置在-0.8V和-1V時(shí)，比較接近夾斷區(qū)，模型跨導(dǎo)的擬合準(zhǔn)確性較差，實(shí)際該偏置下的跨導(dǎo)比模型的擬合值要低。1dB壓縮點(diǎn)輸出功率和功率附加效率的實(shí)測曲線和仿真曲線吻合得較好，該兩項(xiàng)指標(biāo)都是在Vc=-0.6V時(shí)進(jìn)行測試的，此時(shí)放大器工作在飽和區(qū)，模型擬合值在該區(qū)域比較接近實(shí)際值，所以該兩項(xiàng)指標(biāo)與仿真結(jié)果吻合得較好。

　　圖7 載體安裝完成圖

　　4 結(jié)論

　　本文分析了增益控制電路原理、增益控制對功率放大器指標(biāo)的影響;使用電磁場仿真工具，在保證電路性能基礎(chǔ)上精簡版圖面積，極大地降低了單片集成電路成本;通過流片和測試，驗(yàn)證了單片集成電路設(shè)計(jì)方法和思路的正確性和可行性;在不增加功率放大器單片集成電路面積和降低性能的情況下加入了增益控制功能，降低了成本，在衛(wèi)星通信和數(shù)字微波通信等領(lǐng)域具有廣泛的應(yīng)用前景。本文采用目前制作微波單片集成電路成熟的GaAs贗高電子遷移率晶體管( pseudomorphic high electron mobility transistor,PHEMT)工藝進(jìn)行多功能功率放大器的研制，其工藝穩(wěn)定，成品率高，在縮短研發(fā)周期和降低成本方面具有不可替代的地位。