一種降低肖特基PIN限幅器損耗的方法

　　介紹

　　無線通信接收器前端可能會因同步或異步信號傳輸形成過載[1],在時域雙工系統(tǒng)中，交換器或循環(huán)器連接端口間的非完美隔離會造成前者，后者則由兩個未相關(guān)系統(tǒng)天線間造成的非故意耦合產(chǎn)生，在核磁共振(NMR, Nuclear Magnetic Resonance)接收器中，另一個造成過載的原因?yàn)榘l(fā)出刺激脈沖后探針線圈上儲存能量所帶來的振鈴信號[2],縮小低噪聲放大器(LNA, Low Noise Amplifier)器件尺寸的作法雖然可以改善射頻性能，但卻會犧牲過載的承受能力，例如采用0.25μm pHEMT技術(shù)400μm和800μm低噪聲放大器的最高輸入功率PiMAX分別為7dBm[3]和10dBm[4],過載會影響到硬件和承載的信息，太大的過度驅(qū)動會因跨接導(dǎo)線/金屬化保險(xiǎn)絲失效或晶體管結(jié)熔化造成器件故障，因過度驅(qū)動所造成的柵極電流快速增加[5]也會因金屬變化而縮短器件壽命[6],除此之外，長時間暴露在微小過載情況下也會造成器件輸出功率[7]或第三階輸出截點(diǎn)[8]的劣化，NMR核磁共振接收器則會因前端接收器逐漸由飽和恢復(fù)的停滯時間(dead-time)而漏失關(guān)鍵信息。

　　限幅器通過允許低于特定水平的射頻信號通過，并大幅度衰減超過閥值的較大信號來避免過載，最簡單的限幅器電路包含一個PIN二級管以及作為直流返回路徑的并聯(lián)電感，也就是所謂的自偏壓限幅器[9-10],但這個作法的閥值比許多低噪聲放大器的過載限制更高，在基本PIN限幅二級管上并聯(lián)肖特基二級管，也就是肖特基強(qiáng)化PIN限幅器可以降低限制閥值約10dB[11],主要原因是肖特基二級管較低的導(dǎo)通電壓。

　　由于限幅器必須安排在接收器增益電路的前端才有效，因此它的小信號插入損耗會對整體噪聲系數(shù)造成相同dB單位的增加，插入損耗主要來自于二級管寄生電容對傳輸線造成的負(fù)載，在過去，微波限幅器使用裸二級管芯片制造，但現(xiàn)代大量生產(chǎn)的限幅器二級管則使用會大幅度增加電容的塑料封裝，另外，肖特基強(qiáng)化PIN限幅器中的額外二級管也會帶來比僅PIN二級管限幅器更大的損耗。

　　圖1:肖特基強(qiáng)化PIN限幅器的常見電路安排和它的小信號等效電路。

　　去除限幅器二級管電容問題的急迫性可以由許多被提出的解決方案中看出，二級管堆?？梢越档碗娙荩珔s帶來了較高的導(dǎo)通閥值[12],盡管使用平頂結(jié)構(gòu)來移除部分PIN結(jié)區(qū)可以降低寄生電容，但卻大幅度增加了二級管的轉(zhuǎn)換熱阻[13],另一方面，肖特基二級管可以通過高阻抗1/4波長傳輸線[14]或指向性耦合器[15-16]來由射頻路徑隔離，不過這些無源器件會增加成本和體積。電容性負(fù)載可以通過連接二級管到較低阻抗(12.5Ω)的節(jié)點(diǎn)降低，但卻需要降壓和升壓變壓器[17].為了降低這類限幅器的高頻損耗而不需要付出前述方案的代價(jià)，我們研究了結(jié)合二級管寄生電容到低通梯型濾波器的創(chuàng)新配置，盡管使用二級管的寄生特性來降低損耗已經(jīng)在自偏壓PIN限幅器中提到[18-19],但從未出現(xiàn)在肖特基強(qiáng)化PIN限幅器上，本篇文章將介紹肖特基強(qiáng)化PIN限幅器的低損耗配置，并通過實(shí)驗(yàn)結(jié)果來確認(rèn)它的更好性能。

　　材料和方法

　　為了快速制造新的配置，我們使用了原有二級管產(chǎn)品線的低成本SOT-323封裝器件，PIN二級管擁有1.5μm的I層厚度，約1pF的零偏置電容以及適合新配置的雙陽極封裝形式[20],請參考圖2.這個肖特基二級管擁有1mA時250mV的載子幅度，以及約0.8pF的零偏置電容[21],二級管跨接導(dǎo)線和引腳的寄生電感分別為0.7nH和0.4nH,限幅器使用包含50Ω共平面波導(dǎo)接地(CPWG)傳輸線，中間具有間隙的30mil厚FR4 印刷電路板實(shí)現(xiàn)，如圖3.PIN二級管采陽極引腳跨越間隙的方式安裝，肖特基二級管則如同常見限幅器一般連接到傳輸線的輸出端，雙陽極PIN二級管、肖特基二級管以及帶間隙線的組合帶來一個近似于低通梯型濾波器的小信號等效電路。

　　為了進(jìn)行性能比較，我們在相同電路板上安排一個組合到連續(xù)傳輸線的傳統(tǒng)PIN肖特基限幅器，兩個限幅器采用完全相同的二級管器件，基于兩個二級管在傳統(tǒng)限幅器配置中采并聯(lián)形式，因此它的小信號等效電路可由一個1.8pF的電容代表。

　　圖2:PIN二級管內(nèi)部圖，其中芯片上的陽極接點(diǎn)通過跨接導(dǎo)線連接到兩個引腳。

　　圖3:上方為包含評估和參考限幅器的印刷電路板照片，左下為評估限幅器的細(xì)部電路圖，右下則為評估限幅器的簡化等效電路。

　　結(jié)果和討論

　　實(shí)驗(yàn)結(jié)果證實(shí)了新的配置可以改善插入損耗和帶寬，由于寄生電容在頻率低于300MHz時幾乎不會造成影響，因此兩個配置在此擁有相近的插入損耗，不過當(dāng)頻率超過300MHz時，損耗差異就會大幅度擴(kuò)增，請參考圖4.在常見的2.1GHz 3G頻段中，可以達(dá)到令人滿意的0.8dB損耗差異，如此的改善也可以量化為帶寬的提升，以1dB損耗點(diǎn)比較，新配置可以將最高頻率限制由原本的1.3GHz提高到2.4GHz.

　　圖4:傳統(tǒng)和新限幅器配置的小信號插入損耗相對頻率關(guān)系圖。

　　實(shí)際的結(jié)果會比這個測量值表現(xiàn)更佳，原因是測試安排可能會擴(kuò)大損耗，在實(shí)際應(yīng)用上，電路板的走線要短許多，并且限幅器的輸出也會直接連接到低噪聲放大器而不需經(jīng)過射頻連接器，通過標(biāo)準(zhǔn)化去除測試安排的損耗后，限幅器的1dB帶寬可以大幅度提高到3GHz.

　　圖5:新限幅器配置進(jìn)行測試安排影響損耗補(bǔ)償前和補(bǔ)償后的小信號插入損耗。