高速互聯(lián)鏈路中參考時鐘的抖動分析與測量

相鄰周期抖動（Cycle to cycle jitter）是時鐘相鄰周期的周期差值進行統(tǒng)計與測量的結(jié)果。如圖4所示，后一時鐘周期減去前一時鐘后作為統(tǒng)計的樣本，C1=P2-P1, C2=P3-P2, Cn-1 = Pn - Pn-1，把C1到Cn－1進行數(shù)理統(tǒng)計，同理，可以計算出Cycle to cycle jitter的峰峰值和RMS值。

在上述三種常見的時鐘抖動中，對于串行總線，通常是測量TIE抖動，比如高速收發(fā)器TX端的參考時鐘。對于并行電路，通常是測量其時鐘的周期抖動和相鄰周期抖動，比如DDR SDRAM、PC主板上的FSB等等。

在圖2、圖3、圖4中的紅色曲線橫軸是時間，縱軸是對應周期的抖動數(shù)值，該曲線反映了抖動隨時間變化的趨勢，稱為抖動跟蹤（Jitter track）；將每個周期的抖動值（比如TIE抖動的I1、I2…In）作統(tǒng)計直方圖，可以得到抖動直方圖（Jitter Histogram）；將抖動跟蹤做快速傅立葉變換（FFT）計算可以得到抖動頻譜（Jitter Spectrum）。

抖動跟蹤是抖動在時域的表現(xiàn)形式，抖動頻譜是抖動在頻域的表現(xiàn)形式，抖動直方圖是抖動在統(tǒng)計域的表現(xiàn)形式。各種測試儀器和分析軟件對于抖動的測量和分析都是在這三個域中實現(xiàn)的。

如下圖5為某100MHz時鐘在時域、頻域、統(tǒng)計域分析其TIE抖動的示意圖。左上角的F2為某100MHz時鐘，P1是時鐘的TIE參數(shù)測量；右上角的F3是TIE抖動的直方圖，直方圖不是高斯分布，可見時鐘存在固有抖動。