千兆位背板總線測試方法

摘要：簡要介紹了千兆位背板總線的一些關鍵問題詳細討論了幾種行之有效的千兆位背板總線測試方法，包括波形觀測、誤碼率測試、眼圖和時域反射計等給出了一個實際的千兆位背板總線系統(tǒng)的測試結果。

關鍵詞：千兆位背板總線 誤碼率 眼圖 時域反射計

背板是互連技術在印刷電路板上的實現(xiàn)，一般是無源的。背板上有用來插卡的槽，槽與槽之間有各種形式的總線。在背板的插槽中插入各種卡，即構成計算機和各種處理機，所以說背板是嵌入式系統(tǒng)的硬件平臺。由于傳統(tǒng)的共享總線在某一特定時刻只允許同時被一對端口使用，因而各端口分配到的平均帶寬較少，所以應用受到了很大的限制。隨著對總線帶寬要求的不斷提高，人們將注意力更多地轉向空分總線。空分總線允許多端口同時通信，端口越多總計帶寬越高，具有很好的可擴展性，而可擴展性正是通信系統(tǒng)所必需的。由于通信系統(tǒng)中普遍采用串行傳輸方式，所以通信系統(tǒng)中采用的空分總線也多采用串行方式。點到點的串行傳輸方式可以獲得很高的傳輸率，且越來越多地被用于處理器、存儲器和Ｉ／Ｏ設備間的互連之中。高速（指千兆位以上）的背板總線已經(jīng)成為高速互連技術中的一個重要方面[１]。不僅通信領域，計算、控制等領域對背板技術也提出了越來越高的要求。

千兆位背板總線的高速電路系統(tǒng)對系統(tǒng)的測試提出了挑戰(zhàn)。由千兆位系統(tǒng)的特征時間１ｎｓ和真空光速３．００Ｅ＋８ｍ／ｓ的乘積，得到的波長的量級約為０．３ｍ，這與一般背板的長度在同一量級；如果考慮到信號的上升沿約為０．２ｎｓ，則估計出的波長在０．０６ｍ量級上，這和一般的ＰＣＢ板走線在同一量級。這樣，數(shù)字信號的傳輸線效應和模擬效應就不可忽略了。傳輸線效應和模擬效應的影響，使得高速數(shù)字電路設計對阻抗特性、時間參數(shù)和信號質量提出了嚴苛的要求，這樣，對它們的測量，就成為一個重要的課題[２]。

１ 千兆位背板總線系統(tǒng)簡介

隨著串行數(shù)據(jù)傳輸率的不斷提高，數(shù)字信號和模擬信號間的界線模糊了。為了提供傳輸所必須達到的低誤碼率，必須保證良好的信號完整性；而為了達到信號完整性的要求，必須仔細考慮元件的選擇、電路板的設計。因此，應該對傳輸線效應、電磁兼容性、噪聲、串擾和時鐘分布等諸多問題有清晰的認識并將這些知識運用到實際設計中去[３]。

其中，在設計中必須對三個方面予以特別的重視：收發(fā)器、接插件和背板ＰＣＢ設計，它們在整個千兆位背板總線系統(tǒng)中，有著舉足輕重的地位。而對千兆位系統(tǒng)的測試，則與這三個方面密切相關。千兆位背板總線系統(tǒng)示意圖如圖１所示。

收發(fā)器：收發(fā)器(ｔｒａｎｓｃｅｉｖｅｒ)是系統(tǒng)中的核心器件。差分信號ＬＶＰＥＣＬ是一種比較通用、性能較好的信號形式。一般希望收發(fā)器能提供多通道雙工數(shù)據(jù)傳輸，以能夠達到較高的總計帶寬。通常采用相對低速的參考時鐘，在片內(nèi)進行頻率合成。傳統(tǒng)上使用８Ｂ／１０Ｂ的編碼方式，要求收發(fā)器能夠在很短時間內(nèi)實現(xiàn)位同步、字同步和或通道同步。還要考慮時鐘的驅動和分配問題、時鐘的偏差(ｓｋｅｗ)和抖動(ｊｉｔｔｅｒ)特性。對芯片電路的一些細節(jié)問題，如阻抗匹配、交流耦合、功耗、與上游／下游電路的接口等也應該加以充分與仔細的考慮。

接插件：接插件是背板與插卡的連接部分。由于通孔(ｖｉａ)和短線(ｓｔｕｂ)引入阻抗不連續(xù)性，并產(chǎn)生串擾、共模噪聲、衰減和額外的抖動，因此影響信號完整性和誤碼率。所以接插件的評估和選擇對于確保高速背板系統(tǒng)的性能至關重要。可以通過時域反射計測量接插件各點的特性阻抗，來選取各點特性阻抗變化較小且平滑的接插件。通常采用在信號引腳周圍排步地引腳的偽同軸結構 來減少串擾、共模噪聲。還應考慮接插件的機械性能。

背板ＰＣＢ：背板是一種裝有插座、通常安裝在機箱背面的完成插卡間信號傳輸?shù)碾娐钒濉Ｓ桑危瘢酰椋螅艄娇芍?，１．２５Ｇｂｐｓ?shù)據(jù)速率的總線至少應有６２５ＭＨｚ的帶寬。在如此高的帶寬要求下，千兆位背板ＰＣＢ設計與低速背板設計有著顯著的區(qū)別。為減小地反彈和共模干擾并滿足電磁兼容性要求，背板應采用差分信號，差分信號耦合方式有邊沿耦合(ｅｄｇｅ ｃｏｕｐｌｅｄ)和寬面耦合(ｂｒｏａｄ ｃｏｕｐｌｅｄ)兩種。

依據(jù)以上原則，我們成功地設計了一個千兆位背板總線傳輸系統(tǒng)，總計帶寬達到１．２５Ｇ×４＝５Ｇｂｐｓ，考慮采用各種測試方法對這三個方面的性能加以全面細致的測試。

２ 千兆位背板總線系統(tǒng)測試方法

總線系統(tǒng)測試包括以下幾個方面：波形觀測、誤碼率測試、ＴＤＲ阻抗測試和眼圖測試。

２.１ 波形觀測

波形觀測的內(nèi)容包括信號的上升／下降沿、幅度、抖動、過沖等等。采用的主要儀器為數(shù)字存儲示波器(ＤＳＯ)。

通過測量信號在收端和發(fā)端的幅度值，可以計算出被測信號在傳輸系統(tǒng)中的損耗百分比。該損耗與系統(tǒng)的帶寬有著直接的關系，而且收發(fā)器也要求信號擺幅超過噪聲容限，否則會出現(xiàn)誤碼。收發(fā)器對信號的抖動和上升／下降沿寬度也提出要求。

由于串行信號速率很高，因此對示波器的要求也相當高。主要表現(xiàn)在采樣率和帶寬(包括示波器本身的帶寬和探頭帶寬)兩個方面，其中帶寬是最為關鍵的。示波器帶寬應為被測系統(tǒng)最高頻率成分的３到５倍。系統(tǒng)的上升時間在頻率成分中起著主導作用，而不是時鐘頻率。信號帶寬可用０．３５除以上升時間(１０％到９０％)來估計，這個關系是基于主極點近似的，所以對應特性不同的系統(tǒng)該參數(shù)可以高至０．４或０．５。如果上升時間按照２０％到８０％計算，則因子０．３５應當換成０．２２。示波器帶寬為信號帶寬５倍時，產(chǎn)生０．２％誤差，但是如果與信號帶寬相等，則會產(chǎn)生４１％的誤差２。而千兆位系統(tǒng)的上升時間在２００ｐｓ量級，這對示波器的帶寬提出了嚴苛的要求。依據(jù)一階主極點近似及卷積特性，在考慮進示波器及探頭的帶寬影響以后，測出的上升時間[４]為：

其中Ｔ１為信號的上升時間，Ｔ２和Ｔ３為示波器和探頭的上升時間。

從上式中，我們看出示波器的探頭也會影響測出的信號質量。因為探頭會帶入阻性和容性成分，而探頭的接地線還會引入感性負載，這樣也會帶進一個時間常數(shù)。所以在測量中，應該采用盡量短的探頭和接地線，并使接地點與測試點盡量接近，以免形成比較大的回流。

在千兆位背板總線測試中，主要觀測收發(fā)器引腳或者其直接引出線上的信號質量和接插件引腳上的信號質量，通過觀測可對收發(fā)器的性能與接插件、總線的傳輸性能有一個大致的了解。

２.２ 誤碼率測試

誤碼率即出現(xiàn)錯誤比特的概率，是數(shù)字信號傳輸系統(tǒng)應該測試的一個基本性能。位誤碼率(Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ)定義為：

位誤碼率ＢＥＲ＝接收錯誤比特數(shù) / 傳輸?shù)目傆嫳忍匦?/p>

誤碼率測試一般要求采用標準的偽隨機二進制碼序列（ＰＲＢＳ - Ｐｓｅｕｄｏ－Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｅｑｕｅｎｃｅ），這種碼型重復周期很長，在較短序列內(nèi)可以近似地看成是隨機并與實際通信業(yè)務類似的碼型，因而比之重復碼型更為可信。誤碼率測試系統(tǒng)的框圖如圖２所示，其中的兩個偽隨機碼發(fā)生器產(chǎn)生的偽隨機序列要求一致。

誤碼率測試可以采用通用的誤碼特性分析儀。如果沒有通用分析儀，也可以針對某一特定的系統(tǒng)用硬件電路實現(xiàn)誤碼率測試。比如針對千兆位背板總線系統(tǒng)可以組成如圖３所示的系統(tǒng)。

該測試系統(tǒng)采用相對低速的數(shù)字信號處理器（ＤＳＰ）向ＳＲＡＭ存儲器寫入隨機碼型，再通過高速的可編程邏輯器件從ＳＲＡＭ內(nèi)讀出碼型發(fā)往發(fā)送器的輸入端口，在千兆位背板總線系統(tǒng)上傳輸，在接收器的輸出端口用高速的可編程邏輯器件寫入ＳＲＡＭ，其后再從ＳＲＡＭ讀入ＤＳＰ，進行誤碼分析。現(xiàn)已證明這種方法是行之有效的。

２.３ ＴＤＲ測試

ＴＤＲ即時域反射計（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｅｒ），時域反射計采用一個信號發(fā)生器在傳輸線的一端加一個上升沿很快的階躍波，然后在傳輸線上某點用示波器測量入射波和反射波的波形。時域反射計技術能夠顯示被測傳輸線上各點的特性阻抗及線上各點阻抗不連續(xù)處的位置和特性（阻性、容性還是感性）。ＴＤＲ可以用來測試傳輸線上的開路、短路以及相鄰傳輸線間的串擾。在光傳輸系統(tǒng)的維護中，可以用光時域反射計來檢測光纖的斷裂等故障，也是基于這一原理。在測試背板時，可以安裝ＳＭＡ插頭與ＴＤＲ示波器相連接以便于測試。測試差分信號的特性阻抗及共模和差模反射采用差分時域反射計（ＤＴＤＲ-Ｄｉｆｆｅｒｅｎｔｉａｌ ＴＤＲ），可以采用雙階躍波發(fā)生器來激勵，也可以采用單階躍波來激勵。對于千兆位背板總線來說，可以通過ＴＤＲ來測背板總線的特性阻抗和接插件的阻抗不連續(xù)特性，有很重要的參考意義。圖４是一個終端開路ＴＤＲ圖樣，其中橫坐標是時間，縱坐標是幅度，也可以是反射系數(shù)ρ[5]。

２.４ 眼圖測試

眼圖(Ｅｙｅ Ｐａｔｔｅｒｎ)是在示波器或專用的眼圖測試儀上把多段偽隨機碼波形重疊形成的圖形，用來測試信號質量。對于各種標準速率，都有相應的模板。所謂模板，是眼圖測量中的一個區(qū)域，合乎標準的眼圖要求不能有波形進入這個區(qū)域。從眼圖上可以看出信號的上升沿、下降沿的快慢和抖動的大小。信號上升／下降得越快、抖動越小，眼張開得越大，如圖５所示。眼圖的張度ｏｐｅｎｉｎｇ與誤碼率之間有著直接的聯(lián)系，張度越大，則誤碼率越小。還可以通過觀察眼圖得出終端匹配電阻的匹配程度，如圖６所示[６]。

３ 一個實際系統(tǒng)的測試結果

通過以上幾種方法，我們對設計的千兆位背板總線系統(tǒng)進行了測試。

３.１ 波形觀測

圖７給出了收端信號的波形。在測試中，由于條件所限，我們使用的示波器本身帶寬為１ＧＨｚ，采用的差分探頭帶寬也為１ＧＨｚ，這樣得出的綜合帶寬約為７００ＭＨｚ，示波器引入的上升時間(2０％到８０％)約為３００ｎｓ，而正常情況下接收器和發(fā)送器信號的上升時間也應在這個量級，所以測出的上升時間誤差較大。示波器的帶寬限制也會影響到測出信號的幅度。測試中我們嘗試采用各種長度的探頭、接地線和不同的接地點，觀察到長探頭、接地線和離被測點較遠的接地點都會引起測出信號的波形性能變壞。所以在測試中采用最短的探頭和接地線、離被測點最近的接地點。比較收端和發(fā)端的波形，可以得出信號通過接插件和背板的幅度衰減，本系統(tǒng)的幅度衰減在１０％之內(nèi)，能夠保證收端無誤接收，是令人滿意的。也可以通過比較收端和發(fā)端的上升時間估算出系統(tǒng)的帶寬，采用如下公式：

其中Ｔｒｉｓｅｒｅｃ為收端上升時間，Ｔｒｉｓｅｔｒａｎｓ為發(fā)端上升時間。由于公式中兩者平方后相減，抵消了示波器和探頭有限帶寬的影響。按此公式算出本系統(tǒng)帶寬約為１ＧＨｚ，基本上保證了１．２５Ｇｂｐｓ信號傳輸?shù)目尚行浴?/p>

３.２ 誤碼率測試

我們設計了一個誤碼率測試系統(tǒng)，系統(tǒng)框圖如圖３所示，并采用ＤＳＰ編程實現(xiàn)了一種簡單有效的偽隨機信號序列，偽隨機信號長度為３２Ｋ。系統(tǒng)在測試中運行良好。測出系統(tǒng)傳送６,０００,０００包無誤碼（每包為３２Ｋ數(shù)據(jù)，數(shù)據(jù)為１Ｂｙｔｅ），計算出系統(tǒng)誤碼率在１０－１２以下，這是相當令人滿意的。

３.３ ＴＤＲ測試

由于本系統(tǒng)的高速信號線采用的是差分信號形式，所以采用差分ＴＤＲ，雙階躍波激勵。圖８是測得的ＴＤＲ波形。圖中，橫軸坐標為時間，縱軸坐標為信號幅度，也可以是反射率ρ?？梢钥闯霰澈蟀逍盘柧€特征阻抗較為連續(xù)（前端的不連續(xù)處分別為測試頭與接插件引入，后端是終端開路波形）。連續(xù)的背板特征阻抗對傳輸是有利，因為可以減少信號在背板上傳輸時的反射。從TDR可以測出背板特征阻抗的數(shù)值。本背板的特征阻抗約為82Ω。

３.４ 眼圖測試

圖９是本系統(tǒng)在接收端的眼圖。該眼圖由偽隨機信號迭加約２０００次形成，其中沒有一次進入標準的千兆位以太網(wǎng)眼圖模板，該模板眼圖張度為５０％；而我們的收發(fā)器只要保證接收到的信號能達到２４％的眼圖張度就能完成ＢＥＲ低于１０－８的信號傳輸，由此可見，本系統(tǒng)信號完整性性能遠超過收發(fā)器的要求。從眼圖中可見，信號線匹配電阻略為偏大。這也與實際的電阻與信號線特性阻抗的匹配情況吻合。

千兆位背板總線系統(tǒng)由于其信號速率高，導致了不可忽略的傳輸線效應和模擬效應，具有低速總線系統(tǒng)所不具備的一些特點，所以設計中要對一些關鍵之處加以特別的考慮，也對測試方法提出了新的挑戰(zhàn)。新的測試方法針對信號的質量和系統(tǒng)傳輸?shù)男阅?，主要包括波形觀測、誤碼率測試、ＴＤＲ和眼圖測試，經(jīng)實驗證明這些方法對于千兆位背板總線系統(tǒng)的測試是行之有效的。通過測試得出結論：所設計出的千兆位背板總線系統(tǒng)性能優(yōu)良，能夠達到預定的性能指標。