協(xié)處理器及其他指令之：協(xié)處理器指令

9.1.2協(xié)處理器數(shù)據(jù)讀取指令LDC

1．指令編碼格式

LDC（LoadCoprocessor）指令通過一定的尋址模式從一系列連續(xù)的內(nèi)存單元將數(shù)據(jù)讀取到協(xié)處理器的寄存器中。如果協(xié)處理器不能成功地執(zhí)行操作，將產(chǎn)生未定義的指令異常中斷。

指令的編碼格式如圖9.2所示。

圖9.2LDC指令編碼格式

2．指令的語法格式

LDC{cond>}{L}coproc>，CRd>，addressing_mode>

LDC2{L}coproc>，CRd>，addressing_mode>

①cond>

為指令編碼中的條件域。它指示指令在什么條件下執(zhí)行。當(dāng)cond>忽略時，指令為無條件執(zhí)行（cond=AL（Alway））。

②LDC2

協(xié)處理器數(shù)據(jù)讀取指令LDC的一種特殊格式。這種格式中指定編碼的條件域cond>為ob1111。這種設(shè)計為協(xié)處理器的設(shè)計者提供了一個靈活的擴展空間。此指令只能無條件執(zhí)行。

③coproc>

指定協(xié)處理器的編號，標(biāo)準(zhǔn)的協(xié)處理器的名字為p0、p1、…、p15。

④L

長讀取操作指示域。設(shè)置指令編碼格式中的Nbit（bit[22]），如果該位設(shè)置為1，說明指令是一個長讀取指令；該位為0，說明指令為短讀取指令。該指令常用于雙精度數(shù)據(jù)傳送。

⑤CRd>

確定協(xié)處理器目的寄存器。

⑥addressing_mode>

確定指令的尋址方式。它將指定指令編碼格式中的P、U、Rn、W和8_bit_word_offset域。

3．指令操作的偽代碼

指令操作的偽代碼如下面程序段所示。

IfConditionPassed{cond}then

Address=start_address

loadMemory[address,4]forCoprocess[cp_num]

while{NotFinished{Conprocess[cp_num]}}

address=address+4

loadMemory[address,4]forCoprocessor[cp_num]

assertaddress==end_address

4．指令舉例

（1）將數(shù)據(jù)從內(nèi)存?zhèn)魉偷絽f(xié)處理器p6寄存器c1中，使用寄存器尋址模式，將內(nèi)存地址放到ARM寄存器r4中。

LDCp6，CR1，[r4]

（2）將數(shù)據(jù)從內(nèi)存?zhèn)魉偷絽f(xié)處理器p6寄存器c4中，使用寄存器變址尋址。

LDCp6，CR4，[r2，＃4]

5．指令的使用

·指令的編碼格式中，bits[31∶23]、bits[21∶16]和bits[11∶0]為ARM體系結(jié)構(gòu)定義。其他域由各生產(chǎn)商定義。

·協(xié)處理器數(shù)據(jù)讀取指令忽略地址后兩位。如果系統(tǒng)中定義了系統(tǒng)控制協(xié)處理器，而且地址對齊檢測使能打開，當(dāng)?shù)刂穊its[1∶0]！=0b00時，產(chǎn)生地址對齊異常。

·硬件協(xié)處理器支持與否完全由生產(chǎn)商定義，某款ARM芯片中，是否支持協(xié)處理器或支持哪個協(xié)處理器與ARM版本無關(guān)。生產(chǎn)商可以選擇實現(xiàn)部分協(xié)處理器指令或者完全不支持協(xié)處理器。

·指令中字的傳送數(shù)目由協(xié)處理器控制。ARM將連續(xù)產(chǎn)生后續(xù)地址，直到協(xié)處理器指示傳送應(yīng)該結(jié)束。在數(shù)據(jù)傳送過程中，ARM將不影響中斷請求，所以協(xié)處理器設(shè)計者應(yīng)該注意不應(yīng)因為傳送非常長的數(shù)據(jù)而損壞系統(tǒng)的中斷響應(yīng)時間。