新聞中心

EEPW首頁(yè) > 設(shè)計(jì)應(yīng)用 > 數(shù)字射頻存儲(chǔ)器模塊的電路設(shè)計(jì)

數(shù)字射頻存儲(chǔ)器模塊的電路設(shè)計(jì)

作者: 時(shí)間:2014-01-13 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/259594.htm

(2)調(diào)相:所謂相位調(diào)制是指瞬時(shí)相位偏移隨調(diào)制信號(hào)m(t)而線性變化:φ(t)=Kpm(t) (7)

式中:Kp是常數(shù)。于是,調(diào)相信號(hào)表示為 (8)

由于瞬時(shí)頻率和相位之間的關(guān)系為微分與積分的關(guān)系,因此調(diào)頻、調(diào)相信號(hào)之間具有類(lèi)似的頻率。調(diào)相信號(hào)可看成是輸入信號(hào)微分后的調(diào)頻信號(hào)。因此,調(diào)相信號(hào)的帶寬也可用調(diào)頻信號(hào)的帶寬表示:
(9)

調(diào)相指數(shù)為: (10)

設(shè)接收到的信號(hào)為: (11)

所以可得: (12)

圖3給出調(diào)相結(jié)構(gòu)模塊,即對(duì)信號(hào)處理模塊提供一個(gè)已知頻率的信號(hào): (13)

經(jīng)過(guò)噪聲調(diào)相后可得輸出信號(hào):
(14)
(15)

上式化簡(jiǎn)可得: (16)

圖3 調(diào)相結(jié)構(gòu)模塊

3.2 調(diào)相模塊的一種實(shí)現(xiàn)方法

隨 著高速采集器件和RAM的不斷發(fā)展,數(shù)字儲(chǔ)頻技術(shù)在獲得更高采樣率、更高分辨率、更大存儲(chǔ)容量以及更低的功耗和成本方面已經(jīng)有了很大改善,數(shù)字儲(chǔ)頻技術(shù)已 經(jīng)不僅僅在信號(hào)的復(fù)制和延遲上做要求,而是提出了更高的干擾條件.可以完成圖4所示的結(jié)構(gòu),在高速D/A轉(zhuǎn)換之前,加入新的調(diào)相(調(diào)頻)模塊,相當(dāng)于在 中將存儲(chǔ)的信號(hào),經(jīng)過(guò)適當(dāng)時(shí)間的延遲后進(jìn)行適當(dāng)?shù)恼{(diào)相(調(diào)頻),產(chǎn)生與雷達(dá)信號(hào)頻率、相位發(fā)生變化的射頻信號(hào),即可達(dá)到干擾雷達(dá)判斷回波信號(hào)的目的,實(shí)現(xiàn)速度、距離的欺騙干擾。也可用圖5所示方式表達(dá)加入了信號(hào)處理后,的基本結(jié)構(gòu)。

圖4 DRFM加入了調(diào)相設(shè)備之后的基本結(jié)構(gòu)

圖5 DRFM加入了調(diào)相設(shè)備之后的基本結(jié)構(gòu)

兩種表達(dá)方法很相似,只是置換了調(diào)相器和D/A轉(zhuǎn)換的位置.但是這樣的簡(jiǎn)單調(diào)換對(duì)于干擾效果卻有很大的不同。

圖 5中信號(hào)處理發(fā)生在D/A轉(zhuǎn)換之前,調(diào)相和調(diào)頻是在數(shù)字信號(hào)的狀態(tài)下數(shù)字信號(hào)提高了信號(hào)的抗干擾能力,在遠(yuǎn)距離傳輸時(shí)產(chǎn)生的傳輸干擾比模擬信號(hào)小的多,且 易糾錯(cuò)。如果采用圖4中的先進(jìn)行D/A轉(zhuǎn)換,再進(jìn)行模擬信號(hào)處理.模擬信號(hào)本身是連續(xù)的電信號(hào),本身就和無(wú)用的干擾信息混合在一起,傳輸過(guò)程中,外界的干 擾隨時(shí)有可能使其受到影響而發(fā)生變化,一般經(jīng)過(guò)幾次放大后,會(huì)引起很多失真和引進(jìn)很多干擾,信噪比會(huì)嚴(yán)重下降,傳輸?shù)倪^(guò)程越遠(yuǎn),信號(hào)就越差。綜合上述原 因,結(jié)合電子作戰(zhàn)和DRFM本身的精確復(fù)制特性,圖5的結(jié)構(gòu)無(wú)論是在靈敏度和準(zhǔn)確度上都優(yōu)于圖4。

3.3 調(diào)相模塊FPGA實(shí)現(xiàn)方法

圖6給出數(shù)據(jù)調(diào)相電路組成的模塊.雙口RAM由FPGA來(lái)實(shí)現(xiàn),由于FPGA的可編程邏輯,采樣數(shù) 據(jù)I10-17,I20-27、Q10-17、Q20-27、數(shù)據(jù)調(diào)相器電路,輸入為I10-17,Q10-17,-I10-17,-Q10-17;輸出 為,I10-17,Ql0-17,I10-17,Q10-17,-I10-17,-Q10-17;輸入輸出組合,由控制字Sn~S1的組合決定。設(shè)計(jì)采用 了數(shù)字調(diào)相移頻的原理.通過(guò)連續(xù)改變數(shù)字移相器的相移使輸出信號(hào)載頻偏移設(shè)定值。該方法的移頻精度、穩(wěn)定度取決于數(shù)字電路的時(shí)鐘精度和穩(wěn)定度。

圖6 數(shù)據(jù)調(diào)相電路組成模塊

綜上所述,得到可控制的調(diào)頻調(diào)相干擾信號(hào),進(jìn)而優(yōu)化了DRFM的干擾系統(tǒng)。DRFM本身是一種高速數(shù)字存儲(chǔ)器件.可以在滿(mǎn)足奈奎斯特采樣定理的條件下對(duì)截獲 到的信號(hào)作長(zhǎng)時(shí)間相參復(fù)制,如加入信號(hào)處理模塊就可以更靈活的產(chǎn)生干擾信號(hào),使適當(dāng)?shù)母蓴_信號(hào)進(jìn)入對(duì)方雷達(dá)接收設(shè)備,破壞對(duì)方雷達(dá)對(duì)目標(biāo)回波信號(hào)的檢測(cè), 達(dá)到有效干擾的目的。而且此方法有很高的抗干擾特性.設(shè)計(jì)靈活,較易實(shí)現(xiàn),不失為一種新的選擇。

4、結(jié)束語(yǔ)

本文主要分析在中DRFM結(jié)構(gòu)的工作原理。加入了一種模塊,該方法突破了傳統(tǒng)時(shí)間遲延的干擾效果??筛屿`活的產(chǎn)生滿(mǎn)足設(shè)計(jì)要求的干擾信號(hào),達(dá)到有效干擾目的。并提出用FPGA方法數(shù)字調(diào)相,可簡(jiǎn)單快捷達(dá)到干擾目的,優(yōu)化DRFM的結(jié)構(gòu)和干擾精度,為未來(lái)的電子戰(zhàn)設(shè)備提供有效的參考價(jià)值。

存儲(chǔ)器相關(guān)文章:存儲(chǔ)器原理



上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉