多模多制式調(diào)制信號(hào)發(fā)生技術(shù)

　　在該設(shè)計(jì)中，基帶信號(hào)的碼元速率變化范圍很大，如果將成形后的數(shù)據(jù)直接輸出給D/A轉(zhuǎn)換器，輸出信號(hào)必然帶有D/A工作時(shí)鐘信號(hào)，而我們?cè)O(shè)計(jì)的基帶帶寬大，要濾除時(shí)鐘但不影響信號(hào)，模擬低通濾波器將很難設(shè)計(jì)，所以我們?cè)鎏砹薈IC插補(bǔ)濾波模塊來(lái)提高DAC的采樣時(shí)鐘，CIC濾波器可以用來(lái)實(shí)現(xiàn)抽取器和內(nèi)插器，它具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整以及需要的存儲(chǔ)量小的優(yōu)點(diǎn)。由于它不需要乘法器，加之濾波器的所有系數(shù)均為1，而且利用積分環(huán)節(jié)減少了中間過(guò)程的存儲(chǔ)量，因此常常用在高速采樣和插值比很大的場(chǎng)合。CIC插值濾波器實(shí)現(xiàn)流程如下。

　　通過(guò)調(diào)節(jié)CIC插補(bǔ)濾波的插補(bǔ)比例，使D/A轉(zhuǎn)換器的時(shí)鐘在小范圍內(nèi)變化，并且最小時(shí)鐘信號(hào)也高于基帶信號(hào)，這樣D/A后模擬低通濾波器將很容易設(shè)計(jì)。例如，本設(shè)計(jì)要求碼元速率達(dá)到2ksps~40Msps，此時(shí)基帶信號(hào)1kHz~20MHz,這就要求DAC后低通濾波截止頻率大于20MHz，DAC采樣時(shí)鐘理論上應(yīng)該大于20MHz，考慮工程實(shí)現(xiàn)應(yīng)大于40MHz，下表給出了該設(shè)計(jì)針對(duì)碼元速率變化所做的不同數(shù)據(jù)處理，通過(guò)改變CIC的插值率、每碼元點(diǎn)數(shù)、可以實(shí)現(xiàn)設(shè)計(jì)目的。

　　FPGA輸出數(shù)據(jù)經(jīng)過(guò)DAC轉(zhuǎn)換，低通濾波后由寬帶正交調(diào)制器調(diào)制到相應(yīng)的載波上發(fā)射。

　　在頻移鍵控2FSK、4FSK、MSK等調(diào)制格式時(shí)，需要設(shè)計(jì)不同的頻偏來(lái)表示信息。在數(shù)字電路設(shè)計(jì)中，

　　5 多模通信信號(hào)及用戶(hù)數(shù)據(jù)設(shè)置

　　多模通信信號(hào)主要處理流程和多制式信號(hào)類(lèi)似，關(guān)鍵是將數(shù)據(jù)源切換到前面仿真好后存入DDR2的數(shù)據(jù)，并按照各通信標(biāo)準(zhǔn)分別設(shè)置碼元速率、濾波類(lèi)型和濾波因子等參數(shù)。具體設(shè)置參照表1。

　　6 測(cè)試結(jié)果

　　經(jīng)過(guò)實(shí)際驗(yàn)證，該方案很好地實(shí)現(xiàn)設(shè)計(jì)目的，硬件結(jié)構(gòu)簡(jiǎn)單，成本低，靈活性好，指標(biāo)高，已經(jīng)應(yīng)用在通信矢量信號(hào)發(fā)生器的設(shè)計(jì)中，相關(guān)產(chǎn)品已經(jīng)推向市場(chǎng)，得到用戶(hù)認(rèn)可。

　　參考文獻(xiàn)：
　　[1] 王秉鈞，馮玉珉，田寶玉.通信原理[M].北京：清華大學(xué)出版社，2006.11
　　[2] 丁玉華，高西全. 數(shù)字信號(hào)處理[M].西安：西安電子科技大學(xué)出版社，2000.12
　　[3] ADL5375 Data Sheet[Z]. ANALOG DEVICES,2007
　　[4]金紹春,鮑景富,董華飛.一種矢量信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[J].電子產(chǎn)品世界，2012，19(285)：44-47