新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 易于工程實(shí)現(xiàn)的脈沖信號實(shí)時(shí)測頻算法

易于工程實(shí)現(xiàn)的脈沖信號實(shí)時(shí)測頻算法

作者: 時(shí)間:2015-05-19 來源:網(wǎng)絡(luò) 收藏

  3. 2噪聲條件下性能分析

本文引用地址:http://m.butianyuan.cn/article/274425.htm

  以上對插值FFT頻率估計(jì)法進(jìn)行了理論分析,實(shí)際應(yīng)用中,不可避免的會有背景噪聲,本小節(jié)將在加性高斯白噪聲背景下,通過仿真分析插值FFT頻率估計(jì)法的性能。

  設(shè)定仿真參數(shù),信號采樣率fs為1 280 MHz,脈沖寬度0. 2μs,頻率分別設(shè)f1為102. 4 MHz,f2為100. 4 MHz,按照10 dB信噪比加入高斯白噪聲。

  以信號頻率f1進(jìn)行仿真,連續(xù)測頻1 000次,仿真結(jié)果如圖2所示。由圖可知,最大測頻誤差不超過300 kHz.

  

 

  圖2測頻誤差變化圖

  以信號頻率f2進(jìn)行仿真,連續(xù)測頻1 000次,仿真結(jié)果如圖3所示。由圖3可知,最大測頻誤差超過1 MHz.

  

 

  圖3測頻誤差變化圖

  由以上結(jié)果易知,噪聲背景下的插值法測頻誤差與頻率位置的選取有關(guān),準(zhǔn)確的說,是與實(shí)際頻率位置偏離FFT譜線的距離,即與頻率修正值δ大小有關(guān)。一般情況下,F(xiàn)FT幅度最大值k1和相鄰次大值k2都位于矩形窗函數(shù)的主瓣內(nèi),當(dāng)實(shí)際頻率位置位于k1、k2中間附近時(shí),信號向兩邊泄漏的能量都較多,在一定信噪比下,使得k1、k2電平均大于噪聲電平,確保了k2位置不會找錯(cuò),這對應(yīng)了圖2的情況。而當(dāng)δ值接近0時(shí),較多信號能量集中在k1處,k2處幅度較小,而最大譜線相鄰另一側(cè)的幅值k3由于受噪聲影響,與k2幅度接近,因此會造成最大譜線相鄰的次大譜線位置找錯(cuò),導(dǎo)致式( 7)中加或減符號錯(cuò)誤,使得測頻結(jié)果出現(xiàn)較大誤差,對應(yīng)了圖3的情況??梢?,在噪聲背景下,插值FFT測頻法有局限性,即只有在δ值大于某一閾值時(shí),才能達(dá)到較理想的測頻精度。

  3. 3加窗性能分析

  為抑制頻譜泄漏,進(jìn)行FFT之前常對采樣數(shù)據(jù)進(jìn)行加窗處理。抑制泄漏的同時(shí),加窗會使得頻譜主瓣加寬。對于插值FFT法求頻率,無論頻譜最大值偏離實(shí)際FFT譜線距離遠(yuǎn)近,最大值及其相鄰兩側(cè)譜線都被包含在主瓣之內(nèi),在一定信噪比條件下,次大值不會趨近于噪聲電平,使得抗噪聲性能增強(qiáng)。

  加窗后頻率校正值仍隨k1、k2幅度大小變化,但變化規(guī)律不再依據(jù)sinc函數(shù),文獻(xiàn)[7]給出了幾種窗函數(shù)對應(yīng)的頻率校正計(jì)算公式,當(dāng)選用漢寧( Hanning)窗時(shí),計(jì)算式較易于實(shí)現(xiàn)。對采樣數(shù)據(jù)加Hanning窗,利用k1和k2的比值α帶入窗函數(shù),經(jīng)推導(dǎo)可得:

  

 

  校正頻率的方法如式( 10)所示。

  設(shè)定仿真參數(shù),信號采樣率、脈沖寬度不變,仍按照10 dB信噪比加入高斯白噪聲。連續(xù)測頻1 000次,頻率f1仿真結(jié)果如圖4所示,頻率f2仿真結(jié)果如圖5所示。

  

 

  圖4測頻誤差變化圖

  

 

  圖5測頻誤差變化圖

  由仿真結(jié)果可知,最大測頻誤差不超過500 kHz.加窗處理后,在常規(guī)信噪比條件下,次大值方向錯(cuò)誤的概率大大降低,由此造成的頻率估計(jì)誤差已可以忽略。

脈沖點(diǎn)火器相關(guān)文章:脈沖點(diǎn)火器原理


關(guān)鍵詞: 脈沖信號 FPGA

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉