恒比定時(shí)器具體實(shí)現(xiàn)電路解析

　　之前分別介紹了什么是CFD電路，CFD電路實(shí)現(xiàn)原理框圖;以及CFD電路在整個(gè)PET系統(tǒng)中地位。毋庸置疑，CFD已成為PET系統(tǒng)中非常重要的功能模塊，經(jīng)理十幾二十年的發(fā)展，其實(shí)現(xiàn)方法并未有突破性的改變，然而這對于工程應(yīng)用或者是要學(xué)習(xí)掌握這項(xiàng)技術(shù)的工程師來說并非壞事，掌握了基本原理，萬變不離其宗。

　　圖1是參考【1】介紹的具體實(shí)現(xiàn)電路，下面我們先介紹這個(gè)電路，然后引出實(shí)際工作中筆者接觸到的CFD電路實(shí)現(xiàn)方法。

　　圖1：一種實(shí)際得到采用的CFD電路

　　如圖1所示這個(gè)電路采用的芯片是AD96687，里面有兩路比較器。實(shí)際的 CFD 電路除了恒比定時(shí)甄別電路外，還有預(yù)甄別器和輸出成形電路。 比較器CP1作為預(yù)甄別器， 通過電位器 RT 1 來選擇閾值,甄別掉噪聲引起的觸發(fā)，只有信號幅度大于V T1的信號才能觸發(fā)。兩個(gè)快比較器 CP1 和CP2 分別作為預(yù)甄別器和恒比定時(shí)甄別器。

　　整個(gè)電路的工作流程如下：幅度超過下閾值的信號通過預(yù)甄別器先使觸發(fā)器FF1 的輸出Q1置高，此時(shí)觸發(fā)器 2 的置位端 R2 無效， D2 變?yōu)楦唠娖?在恒比定時(shí)甄別器輸出的上升沿，觸發(fā)器FF2 的輸出端 Q2 變高， 使FF1 置位， 觸發(fā)器輸出端Q 1 變?yōu)楦唠娖剑?反過來又將FF2復(fù)位，形成一個(gè)窄脈沖輸出信號。

　　對于這個(gè)電路，筆者唯一的疑問如圖1表示的文字所示，就是減法器正向輸入端的輸入信號如何實(shí)現(xiàn)對原始輸入的衰減呢?我們知道根據(jù)前面博文介紹的CFD原理，放大器一路輸入為原始輸入的反相加延遲，另外一路則為原始輸入的衰減。這里筆者沒有看明白;另外還有一點(diǎn)是圖1中輸入Vi應(yīng)該是四個(gè)PMT信號的整合，正如圖2所示筆者所示接觸到底的CFD電路那樣，通過一個(gè)放大器實(shí)現(xiàn)加法器將四個(gè)PMT信號相加得到CFD的原始輸入。

　　圖2：CFD輸入信號產(chǎn)生電路

　　圖2除了展現(xiàn)了圖1沒有展現(xiàn)的CFD的輸入Vi的產(chǎn)生電路，另外我們看到原始輸入被分成了三路：分別是Original_signal、Delayed_signal以及Attenuated_signal，即原始輸入、延遲以及衰減后的信號。

　　而后續(xù)CFD電路則由一款美信的雙路比較器來完成，基本原理與圖1類似，這里由于公司知識產(chǎn)權(quán)關(guān)系，就不詳細(xì)劇透了。希望大家通過這幾篇博文的介紹大致了解下什么是CFD，以及CFD基本原理和實(shí)現(xiàn)電路，也為自己學(xué)習(xí)留個(gè)記錄。

　　參考【1】：一種無延遲線的恒比定時(shí)器