FPGA構(gòu)建高性能DSP

在數(shù)據(jù)通信和圖像處理這樣的應(yīng)用中，需要強(qiáng)大的處理能力。當(dāng)最快的數(shù)字信號(hào)處理器（DSP）仍無法達(dá)到速度要求時(shí)，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品?，F(xiàn)在，設(shè)計(jì)人員有了新的選擇，可采用現(xiàn)場(chǎng)可編程門陣列(FPGA)來快速經(jīng)濟(jì)地完成設(shè)計(jì)。采用現(xiàn)場(chǎng)可編程器件不僅縮短了產(chǎn)品上市時(shí)間，還可滿足現(xiàn)在和下一代便攜式設(shè)計(jì)所需要的成本、性能、尺寸等方面的要求，并提供系統(tǒng)級(jí)支持。

幸運(yùn)的是，需要高性能DSP功能的便攜式設(shè)備設(shè)計(jì)者還有其它選擇。最近FPGA開始達(dá)到了應(yīng)用所要求的成本競(jìng)爭(zhēng)力。優(yōu)選的FPGA方案可用來處理計(jì)算量繁重的高端DSP算法，同時(shí)還可為設(shè)計(jì)提供可編程邏輯解決方案所固有的靈活性特點(diǎn)，以及定制門陣列(如ASIC）解決方案所具有的高性能及集成度。

增強(qiáng)DSP處理能力的傳統(tǒng)方法是采用多個(gè)處理器。選擇此類方案的缺點(diǎn)是成本昂貴，需要眾多附加部件，并且功耗很大。此外，開發(fā)和調(diào)試多處理器軟件通常會(huì)大大延遲產(chǎn)品上市時(shí)間。

定制門陣列或標(biāo)準(zhǔn)單元方案可以提供所需的強(qiáng)大DSP處理能力，然而，這種方案是以損失靈活性為代價(jià)的，并需要相當(dāng)?shù)墓こ袒顿Y。由于他們不可重新編程，固定邏輯器件在發(fā)生錯(cuò)誤時(shí)很難補(bǔ)救，也不容易對(duì)解決方案進(jìn)行優(yōu)化。因此，定制方案的成本、風(fēng)險(xiǎn)以及所需要的開發(fā)時(shí)間，對(duì)許多應(yīng)用來說都是無法接受的。

FPGA與傳統(tǒng)邏輯電路和門陣列具有不同的結(jié)構(gòu)，FPGA利用小型查找表（16×1 RAM)來實(shí)現(xiàn)組合邏輯。每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入器，觸發(fā)器再來驅(qū)動(dòng)其它邏輯，或驅(qū)動(dòng)I/O。這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)器單元加載配置數(shù)據(jù)來實(shí)現(xiàn)的。存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及模塊間或與I/O間的連接，并最終決定了FPGA實(shí)現(xiàn)的功能。FPGA的這種結(jié)構(gòu)允許無限次的重新編程。

FPGA還具有可擴(kuò)展的優(yōu)點(diǎn)，FPGA本身復(fù)雜性的提高遠(yuǎn)遠(yuǎn)超過最終產(chǎn)品要求的復(fù)雜性。最新的FPGA產(chǎn)品，例如Xilinx的Virtex-E系列，提供的系統(tǒng)門密度從58000門到最高320萬門不等。最新器件的速度也大大提高。例如，1.8V Virtex-E器件比前一代產(chǎn)品快了30%，采用源同步數(shù)據(jù)傳輸結(jié)構(gòu)，其I/O性能可達(dá)到622Mbps。

任何涉足便攜式產(chǎn)品設(shè)計(jì)的人，特別是通信領(lǐng)域的設(shè)計(jì)人員，都明白及時(shí)推出產(chǎn)品是產(chǎn)品設(shè)計(jì)首先要遵守的原則之一。所以能夠提供所需要的性能、達(dá)到成本要求并可以加快上市時(shí)間的器件具有重要的優(yōu)勢(shì)。

與專用集成電路(ASIC)相比，FPGA可使產(chǎn)品上市時(shí)間更快，并具有更小的風(fēng)險(xiǎn)。FPGA庫中的DSP核心不斷增加，許多現(xiàn)在就可使用。結(jié)果，設(shè)計(jì)人員可以利用比定制門陣列方案或多處理器解決方案所需要的時(shí)間短得多的時(shí)間就完成一項(xiàng)DSP設(shè)計(jì)。

加快FPGA實(shí)現(xiàn)和編程的一個(gè)方法是采用知識(shí)產(chǎn)權(quán)(IP)的模塊或核心。例如，大多數(shù)標(biāo)準(zhǔn)DSP功能都在Xilinx庫中以可參數(shù)配置的DSP核心的形式實(shí)現(xiàn)了，它們通過Xilinx公司的CORE生成器提供。包括乘法器、平方根電路、有限脈沖響應(yīng)(FIR)濾波器、梳狀濾波器、積分器、正弦/余弦表以及離散傅里葉變換(DFT）、快速傅里葉變換(FFT)和離散余弦變換（DCT)等都已包括在內(nèi)。

IP核心的使用也促進(jìn)了設(shè)計(jì)再利用，這在生產(chǎn)周期中可節(jié)約大量的時(shí)間。FPGA和ASIC制造商正密切協(xié)作，使設(shè)計(jì)再利用變得更為容易。例如，Xilinx公司的IP互聯(lián)網(wǎng)收集和封裝工具使客戶可以將他們?yōu)?/font>FPGA創(chuàng)建的IP設(shè)計(jì)收集并封裝起來，并在公司內(nèi)部或通過互聯(lián)網(wǎng)與其它設(shè)計(jì)小組共享。這樣的工具為設(shè)計(jì)人員提供了一個(gè)對(duì)可綜合的VHDL或Verilog代碼，或固定功能網(wǎng)表等進(jìn)行明確、收集和封裝并建立相關(guān)文檔的自動(dòng)化的方法。新的模塊一旦封裝好并公布出來，其它工程師就可以利用標(biāo)準(zhǔn)的互聯(lián)網(wǎng)瀏覽器下載這些IP，并安裝到他們的Xilinx CORE生成器系統(tǒng)中去。