靈活的互連設(shè)計(jì)

最近出現(xiàn)的幾種互不兼容的通用系統(tǒng)互連方式為芯片供應(yīng)商創(chuàng)造了機(jī)會(huì)，同時(shí)也帶來(lái)了困難。本文將對(duì)幾種系統(tǒng)互連方式的屬性進(jìn)行分析，通過(guò)認(rèn)識(shí)這些互連方式之間所共有的邏輯和物理屬性，可以制定具有簡(jiǎn)單設(shè)計(jì)和互配性能的實(shí)施方案。
新興的系統(tǒng)互連方式包括PCI-Express(PCI-Ex)、HyperTransport (HT)和RapidIO(RIO)。它們?cè)诤艽蟪潭壬咸峁┝祟?lèi)似的能力，但是由于在邏輯層、數(shù)據(jù)鏈路層和物理層上均有所不同，因此互不直接兼容。由于這些互連方式和總線的應(yīng)用領(lǐng)域并未清晰地劃分，因此可能會(huì)根據(jù)客戶(hù)的體系結(jié)構(gòu)和設(shè)計(jì)選擇，要求電信和數(shù)據(jù)通信芯片對(duì)任一方式提供支持。對(duì)于既需要訪問(wèn)控制層，也需要訪問(wèn)數(shù)據(jù)層的通信，以及廣泛部署于各種體系結(jié)構(gòu)中的微處理器來(lái)說(shuō)，這一點(diǎn)尤為明顯。
芯片設(shè)計(jì)師們必須時(shí)刻將這些要點(diǎn)牢記在心，以應(yīng)對(duì)在互操作性方面的要求。為此，可以采用的策略包括：
?橋接：用一個(gè)外部器件執(zhí)行通信協(xié)議和物理轉(zhuǎn)換；
?可靈活配置的接口：用一個(gè)能夠進(jìn)行配置的器件來(lái)支持一種以上的互連方式或總線；
?一個(gè)器件擁有多種型號(hào)：芯片制造商根據(jù)需要發(fā)布芯片來(lái)支持不同的接口。
互配的范例如圖1所示。在這一示例中，一個(gè)高速內(nèi)置微處理器采用并行HT互連，經(jīng)過(guò)優(yōu)化后，具有低延遲現(xiàn)象和高帶寬的特點(diǎn)。通過(guò)PCI-Ex或RIO通信協(xié)議，采用一個(gè)并行轉(zhuǎn)串行的橋接將該處理器連接至一個(gè)串行背板。
橋接和其它互配策略可以通過(guò)明確這些互連和總線間的核心功能來(lái)進(jìn)行簡(jiǎn)化。在有些情況下，接口參數(shù)可以選擇，以便將邏輯和物理層的差異降至最低，以此簡(jiǎn)化和降低不同互連之間達(dá)到互操作的成本。
圖2所示為這些互連中的一種端點(diǎn)實(shí)現(xiàn)方式。PCI-Ex、HT和RIO的分層十分清晰，在很大程度上遵循了類(lèi)似的結(jié)構(gòu)；并根據(jù)相應(yīng)的交易層、數(shù)據(jù)鏈路層和物理層來(lái)制訂結(jié)構(gòu)的實(shí)現(xiàn)方式。在圖2中，通向應(yīng)用層的FIFO接口使交易層分組數(shù)據(jù)包在終點(diǎn)應(yīng)用層與互連塊之間進(jìn)行傳輸。在互連塊內(nèi)，采用了交易層信息，如報(bào)頭CRC糾錯(cuò)和序列編號(hào)，以及數(shù)據(jù)鏈路流的控制。在物理層，分組數(shù)據(jù)包被轉(zhuǎn)換成一個(gè)字節(jié)或位序列 ，然后進(jìn)行編碼和其它操作。
通常這些互連之間的交易層語(yǔ)義相當(dāng)簡(jiǎn)單，可以通過(guò)將其與系統(tǒng)互連接口的邏輯參數(shù)進(jìn)行限制，對(duì)應(yīng)用客戶(hù)提供的接口細(xì)節(jié)進(jìn)行隱藏。在物理層， PCI-Ex總線和串行RIO總線均使用了基于SERDES的接口。HT和并行RIO采用了一種類(lèi)似的并行數(shù)據(jù)總線、分離的時(shí)鐘信號(hào)和不同的電氣信號(hào)。

交易層與數(shù)據(jù)鏈路層的比較
下面將對(duì)這些總線的交易層和數(shù)據(jù)鏈路層進(jìn)行比較。它們之間有著顯著的不同，也存在可實(shí)現(xiàn)靈活配置接口的相似性。
未完成交易的數(shù)量
任何接口的一項(xiàng)重要特性就是其所支持的未完成交易的數(shù)量。這一數(shù)值越高，對(duì)于編程者可供采用的系統(tǒng)并發(fā)性就越高(其代價(jià)是緩沖的增加)。未完成交易的數(shù)量依不同的通信協(xié)議而不同。較為合理的設(shè)計(jì)方案是可以支持16至32個(gè)未完成的請(qǐng)求。這一數(shù)值可以適用于所有這些總線和互連，并可在相對(duì)合理的緩沖開(kāi)銷(xiāo)下為編程者提供較好的靈活性。
排序模式
加載-存儲(chǔ)總線所支持的排序模式對(duì)于總線的應(yīng)用來(lái)說(shuō)非常重要。在PCI  2.3版附錄E中所描述的“生產(chǎn)者-消費(fèi)者”模式是最被廣泛接受的模式。它提供的模式使處于系統(tǒng)任何位置的“生產(chǎn)者”和“消費(fèi)者”均可以在相互之間進(jìn)行通信，而且在遵循特定規(guī)則的條件下，該通信的結(jié)果是切實(shí)可靠的。PCI-Ex和HT總線支持完整的“生產(chǎn)者-消費(fèi)者”模式。對(duì)于RIO總線，在PCI技術(shù)規(guī)格中所描述的“標(biāo)志位”和“數(shù)據(jù)”可能需要在橋接的同一側(cè)處于同一位置，從而可能限制系統(tǒng)設(shè)計(jì)的靈活性。
與此相關(guān)的問(wèn)題是總線的技術(shù)規(guī)格是否支持專(zhuān)用的后置請(qǐng)求通道。在PCI 2.3版的附錄E中，第5條和第7條中確實(shí)存在可導(dǎo)致死鎖的情況，而且這種情況僅在最少3個(gè)已經(jīng)連接的橋接條件下才會(huì)發(fā)生。HT1.05附錄C.5.1和C.5.3中提供了一項(xiàng)替代性的描述。對(duì)于本文中所考慮的5種總線，只有RIO不支持后置請(qǐng)求通道。因此，RIO的應(yīng)用可能在橋接復(fù)雜度較低的條件下受到限制。
本文建議內(nèi)部總線接口的設(shè)計(jì)支持PCI-X的排序模式。這樣，在不同的接口間進(jìn)行連接和橋接時(shí)，就具備了相當(dāng)大的靈活性。
數(shù)據(jù)鏈路層特性
雖然在數(shù)據(jù)鏈路層存在許多相同性，但PCI-Ex、HT和RIO之間的數(shù)據(jù)鏈路層還是有著顯著的不同。雖然靈活互連的分層結(jié)構(gòu)隱含了許多細(xì)節(jié)，但是數(shù)據(jù)鏈路層的某些方面會(huì)影響在交易層和應(yīng)用層之間可配置內(nèi)部接口的設(shè)計(jì)。
例如，數(shù)據(jù)鏈路層中最大數(shù)據(jù)包的大小會(huì)影響到交易層。可配置接口的設(shè)計(jì)師必須考慮到最大數(shù)據(jù)包的尺寸可以變化，而且這一數(shù)值在每種技術(shù)規(guī)格中各有不同。但是，64~512字節(jié)是一個(gè)較為合理的支持范圍，這樣可以降低緩沖開(kāi)銷(xiāo)，并能表現(xiàn)出良好的性能。
防止出錯(cuò)和鏈路控制機(jī)制也根據(jù)技術(shù)規(guī)格的差異而有所不同，但是在實(shí)現(xiàn)可配置內(nèi)部接口的結(jié)果中，必須有一個(gè)陣列能夠應(yīng)付一系列嚴(yán)重或非嚴(yán)重性錯(cuò)誤。這個(gè)陣列包括一個(gè)無(wú)錯(cuò)誤回應(yīng)和一個(gè)表明鏈接斷開(kāi)的指示。
流量控制機(jī)制在這些總線之間也有所差異，但是通常不會(huì)影響到內(nèi)部總線接口。特別是對(duì)RIO總線，建議不要使用控制RIO流效率較低的Rx控制版本，而應(yīng)采用Tx控流選項(xiàng)。這一選項(xiàng)與PCI-Ex和HT總線的機(jī)制相同。

物理接口對(duì)比
在物理層，2種串行互連(PCI-Ex和串行RIO)以及2種并行互連(HT 和并行RIO)之間均存在很大的相同性。在每種情況下，共享的物理層設(shè)計(jì)都是可行的，只需對(duì)互連提出某些特定的要求。
可配置的串行物理接口
PCI-Ex 和RIO總線的每種物理層屬性都提出了特定值或范圍。 PCI-Ex的物理層引入了例如電源管理和即插即用等性能。
連接速率和帶寬
PCI-Ex在當(dāng)前版本中使用了2.6G波特的信號(hào)速率。以后的版本可能支持更高的速率。
RIO目前支持1.25、2.5和3.125 G波特的信號(hào)速率，有可能支持更高速率的SERDES。RIO在3.125G波特下的主要電氣參數(shù)與XAUI(3.125G波特)相近，而更低的RIO速率實(shí)際上屬于XAUI可擴(kuò)展波特率的版本。
在PCI-Ex下可采用多種通道，RIO將通道的寬度限制在x1和x4。而具備x1和x4 能力的物理結(jié)構(gòu)有可能在這些互連的電信/數(shù)據(jù)通信領(lǐng)域內(nèi)得到廣泛的應(yīng)用。
信號(hào)擺幅和預(yù)加重
PCI-Ex和串行RIO的信號(hào)擺幅在一定程度上有所不同。但是，兩者的范圍可以通過(guò)可編程進(jìn)行完善(主要是在CML中進(jìn)行)。
在當(dāng)前的PCI-Ex版本中采用了稱(chēng)為去加重的預(yù)加重方法，其轉(zhuǎn)換位的幅度比后續(xù)位更大。而預(yù)加重屬于RIO總線的一個(gè)選項(xiàng)。但是，在這兩種接口的背板應(yīng)用中，預(yù)加重功能具有明顯的益處，因此推薦采用對(duì)其支持的功能。在芯片至芯片的應(yīng)用中，預(yù)加重可能體現(xiàn)不出自己的優(yōu)勢(shì)。因此，推薦在可配置的物理解決方案中，對(duì)預(yù)加重的使用及程度進(jìn)行配置。
時(shí)鐘和抖動(dòng)
傳輸抖動(dòng)和接收抖動(dòng)允許的誤差在PCI-Ex和RIO總線之間是相當(dāng)一致的。0.3UI(Tx)和.65UI(Rx)的重疊范圍屬于物理層的互操作屬性。
PCI-Ex規(guī)定的時(shí)鐘允許誤差為