PCI總線I／O時(shí)序波形觀測及分析

——

作者：時(shí)間：2007-09-17 來源：電子技術(shù)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

1 引言

　　PCI總線(Peripheral Component Interconnect)即外設(shè)部件互連，是一種新型的、同步的、高帶寬的、獨(dú)立于處理器的總線。從1992年創(chuàng)立規(guī)范到如今，PCI總線已成為了事實(shí)上計(jì)算機(jī)的標(biāo)準(zhǔn)總線。其所以能在各類總線中脫穎而出，是因?yàn)槠渚哂袀鬏斔俣瓤?、支持無限猝發(fā)讀寫方式、支持并行工作方式、獨(dú)立于處理器、提供4種規(guī)格、數(shù)據(jù)線和地址線采用了多路復(fù)用結(jié)構(gòu)、支持即插即用功能等特點(diǎn)。本文重點(diǎn)介紹了PCI總線的寫周期的時(shí)序波形的測量技術(shù)及分析方法，給出了時(shí)序波形的分析結(jié)果。

　　2 PCI總線的功能

　　2.1 連接到PCI總線上的設(shè)備

　　連接到PCI總線上的設(shè)備分為兩類：

　　(1)主控設(shè)備(master)：PCI支持多主控設(shè)備，主控設(shè)備可以控制總線、驅(qū)動(dòng)地址、數(shù)據(jù)及控制信號；

　　(2)目標(biāo)設(shè)備(target)：不能啟動(dòng)總線操作，只能依賴于主控設(shè)備向他進(jìn)行傳遞或從中讀取數(shù)據(jù)。

　　2.2 有關(guān)PCI引腳信號

　　有關(guān)PCI引腳信號說明如下：

　　AD[31～0]：地址、數(shù)據(jù)信號復(fù)用線。PCI總線支持寫猝發(fā)和讀猝發(fā)。一個(gè)總線傳輸分為一個(gè)地址傳送階段和一個(gè)或多個(gè)數(shù)據(jù)傳送階段。有效，表示地址傳送階段開始，此時(shí)AD[31～0]包含一個(gè)32位的物理地址，選中I／O的一個(gè)字節(jié)單元或主存的一個(gè)雙字單元。接下來為數(shù)據(jù)傳送階段(IRTY和TRDY同時(shí)有效)，此時(shí)AD[7～0]包含最低字節(jié)數(shù)據(jù)，AD[31～24]包含最高字節(jié)數(shù)據(jù)。

　　C／BE[3～0]：總線指令和字節(jié)允許信號的復(fù)用線。在地址傳送階段，C／BE[3～0]上傳送的是4位編碼的總線指令。在數(shù)據(jù)傳送階段，C／BE[3～0]用作字節(jié)允許標(biāo)志，以決定數(shù)據(jù)線上的哪些字節(jié)數(shù)據(jù)為有效數(shù)據(jù)，C／BE[3～0]可依次對應(yīng)于字節(jié)3，2，1，0。

　　FRAME：周期幀信號。由當(dāng)前總線控制者產(chǎn)生，表示一個(gè)總線傳輸?shù)拈_始和延續(xù)。FRAME從無效變?yōu)橛行В砻骺偩€傳輸開始；保持有效，表明總線傳輸繼續(xù)進(jìn)行(1個(gè)或n個(gè)數(shù)據(jù)節(jié)拍正在繼續(xù))；FRAME從有效變?yōu)闊o效，表明進(jìn)入數(shù)據(jù)傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)傳送階段。

　　2.3 總線指令定義

　　在地址傳送階段，C／BE[3～0]線上送出總線指令的編碼信息?？偩€指令用于對目標(biāo)設(shè)備說明當(dāng)前總線控制者正在進(jìn)行的總線傳輸類型。表1給出了總線指令的定義。

總線指令的定義