采用FPGA協(xié)處理器優(yōu)化汽車(chē)信息娛樂(lè)和信息通信系統(tǒng)(04-100)

　　由主處理器控制專用硬件加速器，一般通過(guò)寄存器和存儲(chǔ)接口實(shí)現(xiàn)，每個(gè)寄存器控制部分硬件加速器的運(yùn)行。這適用于Delphi系統(tǒng)的默認(rèn)協(xié)同芯片，也適用于下載到協(xié)同FPGA中的協(xié)處理器體系。通過(guò)使用FPGA可以直接將寄存器和存儲(chǔ)器接口標(biāo)準(zhǔn)化，以控制任何編程實(shí)現(xiàn)的協(xié)處理器。標(biāo)準(zhǔn)化的接口可以定義怎樣讀取和寫(xiě)入?yún)f(xié)處理器數(shù)據(jù)，怎樣開(kāi)始和停止這一過(guò)程，怎樣進(jìn)行復(fù)位，并包括了一組寄存器實(shí)現(xiàn)控制專用操作。所有這些寄存器都是FPGA內(nèi)線性地址映射的一部分，這樣，軟件物理器件驅(qū)動(dòng)器能夠很容易的讀取寄存器。

　　協(xié)處理器的軟件物理器件驅(qū)動(dòng)器與硬件寄存器接口相比，具有更高級(jí)的抽象功能。軟件驅(qū)動(dòng)器實(shí)現(xiàn)了系統(tǒng)算法參數(shù)到控制寄存器的映射，因此可以很容易的編寫(xiě)和維護(hù)應(yīng)用軟件。底層的硬件改變時(shí)，高層的模型器件驅(qū)動(dòng)器可以保持不變。Delphi系統(tǒng)中的軟件體系提出了幾個(gè)抽象層，將算法實(shí)現(xiàn)從其軟硬件物理實(shí)現(xiàn)中分離出來(lái)，為軟件或硬件協(xié)處理器算法提供了強(qiáng)有力的支持。FPGA協(xié)處理器非常適用于這種Delphi軟硬件體系。

　　FPGA可以設(shè)計(jì)應(yīng)用到許多基本體系和Delphi結(jié)構(gòu)相似的系統(tǒng)中去。這些系統(tǒng)包括一個(gè)或者多個(gè)控制器或DSP處理器，可以使用FPGA加速實(shí)現(xiàn)需要高性能處理的任務(wù)。實(shí)現(xiàn)FPGA協(xié)處理器的關(guān)鍵在于為FPGA設(shè)計(jì)不同的硬件加速器，外部控制處理器集成硬件加速器，產(chǎn)生進(jìn)行硬件加速控制的軟件層。所需硬件加速器應(yīng)用包括視頻和通信的主流算法。這些應(yīng)用有廣闊的市場(chǎng)，已經(jīng)開(kāi)始服務(wù)于那些致力于設(shè)計(jì)標(biāo)準(zhǔn)專用知識(shí)產(chǎn)權(quán)(IP)硬件加速器的專業(yè)公司。這類公司提供通用算法，直接應(yīng)用到先進(jìn)的低成本FPGA上?？梢灾苯淤?gòu)買(mǎi)商用MPEG2，MPEG4，H.264，WiFi的IP模塊，以及許多其他的視頻和通信標(biāo)準(zhǔn)IP模塊。圖2的例子是Amphion公司的MPEG4解碼器IP模塊，適用于ASIC或FPGA應(yīng)用場(chǎng)合。

　　下一步是在FPGA中集成硬件加速器，利用外部總線進(jìn)行控制，數(shù)據(jù)輸入和輸出。設(shè)計(jì)者可以使用一種新的開(kāi)發(fā)工具，很容易的實(shí)現(xiàn)這種集成。利用來(lái)自Altera的系統(tǒng)集成工具--SOPC Builder，設(shè)計(jì)者從可用的IP列表中選擇合適的IP模塊。進(jìn)行選擇時(shí)，參數(shù)化菜單顯示不同結(jié)構(gòu)的選項(xiàng)，這些選項(xiàng)由使用者在執(zhí)行前進(jìn)行設(shè)置。設(shè)置好參數(shù)后，模塊便被包含到別的外設(shè)列表中，處理器由工程師進(jìn)行集成。每個(gè)獨(dú)立IP模塊被選擇并參數(shù)化后，他們將被集成到處理體系中去。