連續(xù)時(shí)間Sigma-Delta模/數(shù)轉(zhuǎn)換器(下)

　　即使如此，CTΣΔ的抗混疊性能也不應(yīng)被過份夸大，因?yàn)榭够殳B的要求是取決于不同的應(yīng)用，而且它可能同時(shí)對(duì)設(shè)計(jì)復(fù)雜度、系統(tǒng)大小和成本構(gòu)成一定的壓力。正如之前討論過，通過將采樣率提升到所需輸入帶寬的兩倍以上，便可放寬流水線或其它奈奎斯特率模/數(shù)轉(zhuǎn)換器對(duì)抗混疊的要求，但這會(huì)浪費(fèi)帶寬并降低系統(tǒng)的整體能效。一個(gè)模擬抗混疊濾波器設(shè)計(jì)會(huì)存有陡斜的中斷特性，因此要達(dá)到一個(gè)非常平整的通帶是一項(xiàng)非常艱巨的任務(wù)，這要求高階和高插入損耗的濾波器網(wǎng)絡(luò)，因而必須增大信號(hào)路徑中的增益以補(bǔ)償該損耗。

　　通過消除采樣輸入模/數(shù)轉(zhuǎn)換器所需的附加過采樣，使得CTΣΔ能讓系統(tǒng)設(shè)計(jì)人員使用差不多所有的轉(zhuǎn)換器奈奎斯特帶寬，從而大大改善電源效率。此外，由于可免除使用昂貴的外加抗混疊濾波器，使得ADC12EU050能降低對(duì)模/數(shù)轉(zhuǎn)換器驅(qū)動(dòng)器的需求，進(jìn)一步簡化了系統(tǒng)設(shè)計(jì)的復(fù)雜性和降低整體的成本和功耗。

　　低噪聲并易于驅(qū)動(dòng)的輸入
　　CTΣΔ模/數(shù)轉(zhuǎn)換器的輸入噪音比采樣輸入模.數(shù)轉(zhuǎn)換器的輸入噪音更低，這主要?dú)w功于內(nèi)置電路的CT。在一個(gè)流水線或傳統(tǒng)的DTSD采樣輸入模/數(shù)轉(zhuǎn)換器中，其輸入級(jí)均包含有一個(gè)通常較大的開關(guān)電容器，以用來削減模/數(shù)轉(zhuǎn)換器的整體熱噪聲。驅(qū)動(dòng)這個(gè)大的開關(guān)電容器并不容易，尤其對(duì)DTSD模/數(shù)轉(zhuǎn)換器來說，因?yàn)樗鼈兊恼{(diào)制器是以輸出數(shù)據(jù)率的幾倍速度來進(jìn)行采樣。此外，來自這些輸入的較大開關(guān)噪聲可以耦合到系統(tǒng)，導(dǎo)致系統(tǒng)的整體性能下降。另外，可以施加到開關(guān)電容輸入的輸入電壓也會(huì)因輸入的采樣開關(guān)之柵極源級(jí)電壓而受到限制。與SC采樣輸入相反，CTΣΔ技術(shù)可展現(xiàn)出一個(gè)穩(wěn)定的電阻性輸入，正如圖5中所示。

圖5  CTSD模/數(shù)轉(zhuǎn)換器輸入的模型

　　由于CTΣΔ的輸入沒有被采樣，所以無需使用開關(guān)電容器，而且輸入也比較容量驅(qū)動(dòng)，因此可使用較經(jīng)濟(jì)的較低功耗驅(qū)動(dòng)電路。此外，沒有了輸入開關(guān)損耗可減少耦合到系統(tǒng)的噪聲，改善系統(tǒng)的整體性能。最后，在輸入處沒有任何的開關(guān)便不會(huì)對(duì)輸入電壓的擺幅造成限制，使得輸入電壓范圍能夠比SC采樣輸入模/數(shù)轉(zhuǎn)換器的來得更高，而真實(shí)上，這輸入電壓有時(shí)甚至可超越電源軌。

　　低抖動(dòng)鎖相環(huán)路可提供精確的采樣時(shí)鐘
　　一個(gè)低抖動(dòng)的采樣時(shí)鐘對(duì)于所有高速和高分辨率的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)來說都是非常重要，因?yàn)楸仨氁揽克拍苡帽M模/數(shù)轉(zhuǎn)換器的最高分辨率。美國國家半導(dǎo)體的ADC12EU050中的調(diào)制器過采樣時(shí)鐘負(fù)責(zé)驅(qū)動(dòng)其內(nèi)部SD環(huán)路的量化器。這時(shí)鐘是由一個(gè)片上時(shí)鐘調(diào)整器所提供，其包含有一個(gè)鎖相環(huán)路(PLL)和壓控振蕩器(VCO)。這個(gè)高性能的PLL使用一個(gè)片上的LC調(diào)節(jié)電路來創(chuàng)建一個(gè)高Q值的諧振器。這個(gè)片上時(shí)鐘電路將頻率倍增并為調(diào)制器環(huán)路提供低抖動(dòng)的采樣邊沿，以便CTΣΔ模/數(shù)轉(zhuǎn)換器能在無需高性能和高成本的外置時(shí)鐘源下發(fā)揮出其優(yōu)點(diǎn)。系統(tǒng)設(shè)計(jì)人員只需在所需的輸出采樣率(40到50MSPS)下提供一個(gè)中等品質(zhì)的低成本晶體，其它的事便可由ADC12EU050的片上時(shí)鐘電路來處理。

　　片上高精度時(shí)鐘的另一優(yōu)點(diǎn)是其可路由到外置電路，并作為一個(gè)系統(tǒng)時(shí)鐘供給系統(tǒng)其它與時(shí)間有關(guān)的零件使用，這樣便可節(jié)省一個(gè)低抖動(dòng)時(shí)鐘源的額外成本，并減輕設(shè)計(jì)的工作量和節(jié)省電路板的空間。

　　即時(shí)過載恢復(fù)
　　由于SD調(diào)制器是一個(gè)反饋環(huán)路，它們很容易在遇到大輸入信號(hào)時(shí)發(fā)生過載。對(duì)于一個(gè)典型的SD調(diào)制器來說，這種過載可能需要重置環(huán)路，但這卻會(huì)使前存儲(chǔ)在環(huán)路中的數(shù)據(jù)流失，并且會(huì)導(dǎo)致在模/數(shù)轉(zhuǎn)換器的輸出出現(xiàn)大毛刺。如果不重置環(huán)路，其實(shí)可讓調(diào)制器繼續(xù)運(yùn)作，以容許過載情況自行離開環(huán)路，但這可能需要等待幾個(gè)時(shí)鐘周期，而期間模/數(shù)轉(zhuǎn)換器的輸出數(shù)據(jù)就有可能被損毀。

　　ADC12EU050包含有即時(shí)過載恢復(fù)特性。當(dāng)這個(gè)即時(shí)過載恢復(fù)(IOR)功能被啟動(dòng)時(shí)，模/數(shù)轉(zhuǎn)換器可在輸入過載的情況下維持信號(hào)的完整性，甚至可比流水線模/數(shù)轉(zhuǎn)換器更快地恢復(fù)過來。
　　
　　可隨技術(shù)發(fā)展而不斷改進(jìn)
　　最后，CTΣΔ技術(shù)可隨著未來的技術(shù)而不斷改進(jìn)，以長期確保其在模/數(shù)轉(zhuǎn)換器市場(chǎng)中的地位。正如上文所述，CTΣΔ的采樣工作是在環(huán)路濾波器的輸出處發(fā)生，故此可大大降低采樣誤差對(duì)性能的影響。相反對(duì)于流水線或DTSD采樣輸入模/數(shù)轉(zhuǎn)換器來說，其采樣工作是發(fā)生在模/數(shù)轉(zhuǎn)換器的輸入，因此任何的采樣錯(cuò)誤都會(huì)構(gòu)成很大的影響。因此，CTΣΔ模/數(shù)轉(zhuǎn)換器將更加適應(yīng)未來的CMOS工藝。未來的工藝會(huì)帶來更小的過驅(qū)、泄漏或其它的效應(yīng)，這都會(huì)影響采樣電路性能的發(fā)揮，而采用電路的性能影響對(duì)流水線、DTSD和其它采樣輸入模/數(shù)轉(zhuǎn)換器來說，遠(yuǎn)比CTΣΔ模/數(shù)轉(zhuǎn)換器來得更深遠(yuǎn)。

結(jié)語

　　美國國家半導(dǎo)體ADC12EU050模/數(shù)轉(zhuǎn)換器的面世為CTΣΔ模/數(shù)轉(zhuǎn)換器帶來性能上的大躍進(jìn)。幾經(jīng)40余年，美國國家半導(dǎo)體終于率先成功地將CTΣΔ技術(shù)從實(shí)驗(yàn)室轉(zhuǎn)移到生產(chǎn)線上。ADC12EU050模/數(shù)轉(zhuǎn)換器比起同類的流水線模/數(shù)轉(zhuǎn)換器節(jié)省了30%的功率，而且可以以高于現(xiàn)行最快的DTSD模/數(shù)轉(zhuǎn)換器的輸出率來提供12位的分辨率。

　　ADC12EU050所采用的CTΣΔ技術(shù)具有優(yōu)秀的先天抗混疊功能，低噪聲，并且輸入級(jí)易于驅(qū)動(dòng)。為了完全發(fā)揮CTΣΔ技術(shù)的長處，ADC12EU050還包含有一個(gè)片上時(shí)鐘調(diào)整器，可以避免使用高性能高成本的時(shí)鐘。最后，ADC12EU050由于可即時(shí)從一個(gè)輸入過載事件中恢復(fù)，因此不會(huì)發(fā)生SD模/數(shù)轉(zhuǎn)換器中常見的輸入過載。

　　除了ADC12EU050以外，美國國家半導(dǎo)體正開發(fā)更多的CTΣΔ模/數(shù)轉(zhuǎn)換器以供100MSPS以下采樣率的高分辨率應(yīng)用。隨著CTΣΔ技術(shù)的升級(jí)，預(yù)料會(huì)有愈來愈多的這類模/數(shù)轉(zhuǎn)換器應(yīng)用領(lǐng)域?qū)⒃絹碓綇V。美國國家半導(dǎo)體在CTΣΔ模/數(shù)轉(zhuǎn)換器上的知識(shí)積累確保了其在這領(lǐng)域的優(yōu)勢(shì)地位。

參考文獻(xiàn)：

　　1.  B. Razavi, Data Conversion System Design. Piscataway, NJ: IEEE Press, 1995
　　2.  G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20 MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State, Circuits, vol. 41, no. 12, pp. 2641-2649, December 2006
　　3.   S. D. Kulchycki, “Continuous-Time ∑Δ Modulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University, March 2007.
　　4.   J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
　　5.  S. R. Norsworthy and R. E. Crochiere, “Decimation and Interpolation for Δ∑ Conversion,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 406-446.